	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.globl	_rv370_pcie_gart_disable        ## -- Begin function rv370_pcie_gart_disable
	.p2align	4, 0x90
_rv370_pcie_gart_disable:               ## @rv370_pcie_gart_disable
	.cfi_startproc
## %bb.0:
	pushq	%rbp
	.cfi_def_cfa_offset 16
	.cfi_offset %rbp, -16
	movq	%rsp, %rbp
	.cfi_def_cfa_register %rbp
	pushq	%r14
	pushq	%rbx
	.cfi_offset %rbx, -32
	.cfi_offset %r14, -24
	movq	%rdi, %r14
	movq	_RADEON_PCIE_TX_GART_START_LO@GOTPCREL(%rip), %rax
	movl	(%rax), %edi
	xorl	%esi, %esi
	callq	_WREG32_PCIE
	movq	_RADEON_PCIE_TX_GART_END_LO@GOTPCREL(%rip), %rax
	movl	(%rax), %edi
	xorl	%esi, %esi
	callq	_WREG32_PCIE
	movq	_RADEON_PCIE_TX_GART_START_HI@GOTPCREL(%rip), %rax
	movl	(%rax), %edi
	xorl	%esi, %esi
	callq	_WREG32_PCIE
	movq	_RADEON_PCIE_TX_GART_END_HI@GOTPCREL(%rip), %rax
	movl	(%rax), %edi
	xorl	%esi, %esi
	callq	_WREG32_PCIE
	movq	_RADEON_PCIE_TX_GART_CNTL@GOTPCREL(%rip), %rbx
	movl	(%rbx), %edi
	callq	_RREG32_PCIE
	movq	_RADEON_PCIE_TX_GART_UNMAPPED_ACCESS_DISCARD@GOTPCREL(%rip), %rcx
	orl	(%rcx), %eax
	movl	(%rbx), %edi
	movq	_RADEON_PCIE_TX_GART_EN@GOTPCREL(%rip), %rcx
	movl	(%rcx), %esi
	notl	%esi
	andl	%eax, %esi
	callq	_WREG32_PCIE
	movq	%r14, %rdi
	popq	%rbx
	popq	%r14
	popq	%rbp
	jmp	_radeon_gart_table_vram_unpin   ## TAILCALL
	.cfi_endproc
                                        ## -- End function
	.comm	_RADEON_PCIE_TX_GART_START_LO,4,2 ## @RADEON_PCIE_TX_GART_START_LO
	.comm	_RADEON_PCIE_TX_GART_END_LO,4,2 ## @RADEON_PCIE_TX_GART_END_LO
	.comm	_RADEON_PCIE_TX_GART_START_HI,4,2 ## @RADEON_PCIE_TX_GART_START_HI
	.comm	_RADEON_PCIE_TX_GART_END_HI,4,2 ## @RADEON_PCIE_TX_GART_END_HI
	.comm	_RADEON_PCIE_TX_GART_CNTL,4,2   ## @RADEON_PCIE_TX_GART_CNTL
	.comm	_RADEON_PCIE_TX_GART_UNMAPPED_ACCESS_DISCARD,4,2 ## @RADEON_PCIE_TX_GART_UNMAPPED_ACCESS_DISCARD
	.comm	_RADEON_PCIE_TX_GART_EN,4,2     ## @RADEON_PCIE_TX_GART_EN
.subsections_via_symbols

	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.globl	_rv370_pcie_gart_disable        ; -- Begin function rv370_pcie_gart_disable
	.p2align	2
_rv370_pcie_gart_disable:               ; @rv370_pcie_gart_disable
	.cfi_startproc
; %bb.0:
	stp	x20, x19, [sp, #-32]!           ; 16-byte Folded Spill
	.cfi_def_cfa_offset 32
	stp	x29, x30, [sp, #16]             ; 16-byte Folded Spill
	add	x29, sp, #16
	.cfi_def_cfa w29, 16
	.cfi_offset w30, -8
	.cfi_offset w29, -16
	.cfi_offset w19, -24
	.cfi_offset w20, -32
	mov	x19, x0
Lloh0:
	adrp	x8, _RADEON_PCIE_TX_GART_START_LO@GOTPAGE
Lloh1:
	ldr	x8, [x8, _RADEON_PCIE_TX_GART_START_LO@GOTPAGEOFF]
Lloh2:
	ldr	w0, [x8]
	mov	w1, #0
	bl	_WREG32_PCIE
Lloh3:
	adrp	x8, _RADEON_PCIE_TX_GART_END_LO@GOTPAGE
Lloh4:
	ldr	x8, [x8, _RADEON_PCIE_TX_GART_END_LO@GOTPAGEOFF]
Lloh5:
	ldr	w0, [x8]
	mov	w1, #0
	bl	_WREG32_PCIE
Lloh6:
	adrp	x8, _RADEON_PCIE_TX_GART_START_HI@GOTPAGE
Lloh7:
	ldr	x8, [x8, _RADEON_PCIE_TX_GART_START_HI@GOTPAGEOFF]
Lloh8:
	ldr	w0, [x8]
	mov	w1, #0
	bl	_WREG32_PCIE
Lloh9:
	adrp	x8, _RADEON_PCIE_TX_GART_END_HI@GOTPAGE
Lloh10:
	ldr	x8, [x8, _RADEON_PCIE_TX_GART_END_HI@GOTPAGEOFF]
Lloh11:
	ldr	w0, [x8]
	mov	w1, #0
	bl	_WREG32_PCIE
Lloh12:
	adrp	x20, _RADEON_PCIE_TX_GART_CNTL@GOTPAGE
Lloh13:
	ldr	x20, [x20, _RADEON_PCIE_TX_GART_CNTL@GOTPAGEOFF]
	ldr	w0, [x20]
	bl	_RREG32_PCIE
Lloh14:
	adrp	x8, _RADEON_PCIE_TX_GART_UNMAPPED_ACCESS_DISCARD@GOTPAGE
Lloh15:
	ldr	x8, [x8, _RADEON_PCIE_TX_GART_UNMAPPED_ACCESS_DISCARD@GOTPAGEOFF]
Lloh16:
	ldr	w8, [x8]
	orr	w8, w8, w0
	ldr	w0, [x20]
Lloh17:
	adrp	x9, _RADEON_PCIE_TX_GART_EN@GOTPAGE
Lloh18:
	ldr	x9, [x9, _RADEON_PCIE_TX_GART_EN@GOTPAGEOFF]
Lloh19:
	ldr	w9, [x9]
	bic	w1, w8, w9
	bl	_WREG32_PCIE
	mov	x0, x19
	ldp	x29, x30, [sp, #16]             ; 16-byte Folded Reload
	ldp	x20, x19, [sp], #32             ; 16-byte Folded Reload
	b	_radeon_gart_table_vram_unpin
	.loh AdrpLdrGotLdr	Lloh17, Lloh18, Lloh19
	.loh AdrpLdrGotLdr	Lloh14, Lloh15, Lloh16
	.loh AdrpLdrGot	Lloh12, Lloh13
	.loh AdrpLdrGotLdr	Lloh9, Lloh10, Lloh11
	.loh AdrpLdrGotLdr	Lloh6, Lloh7, Lloh8
	.loh AdrpLdrGotLdr	Lloh3, Lloh4, Lloh5
	.loh AdrpLdrGotLdr	Lloh0, Lloh1, Lloh2
	.cfi_endproc
                                        ; -- End function
	.comm	_RADEON_PCIE_TX_GART_START_LO,4,2 ; @RADEON_PCIE_TX_GART_START_LO
	.comm	_RADEON_PCIE_TX_GART_END_LO,4,2 ; @RADEON_PCIE_TX_GART_END_LO
	.comm	_RADEON_PCIE_TX_GART_START_HI,4,2 ; @RADEON_PCIE_TX_GART_START_HI
	.comm	_RADEON_PCIE_TX_GART_END_HI,4,2 ; @RADEON_PCIE_TX_GART_END_HI
	.comm	_RADEON_PCIE_TX_GART_CNTL,4,2   ; @RADEON_PCIE_TX_GART_CNTL
	.comm	_RADEON_PCIE_TX_GART_UNMAPPED_ACCESS_DISCARD,4,2 ; @RADEON_PCIE_TX_GART_UNMAPPED_ACCESS_DISCARD
	.comm	_RADEON_PCIE_TX_GART_EN,4,2     ; @RADEON_PCIE_TX_GART_EN
.subsections_via_symbols
