	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.globl	_rv370_pcie_gart_enable         ## -- Begin function rv370_pcie_gart_enable
	.p2align	4, 0x90
_rv370_pcie_gart_enable:                ## @rv370_pcie_gart_enable
	.cfi_startproc
## %bb.0:
	pushq	%rbp
	.cfi_def_cfa_offset 16
	.cfi_offset %rbp, -16
	movq	%rsp, %rbp
	.cfi_def_cfa_register %rbp
	pushq	%r15
	pushq	%r14
	pushq	%r13
	pushq	%r12
	pushq	%rbx
	pushq	%rax
	.cfi_offset %rbx, -56
	.cfi_offset %r12, -48
	.cfi_offset %r13, -40
	.cfi_offset %r14, -32
	.cfi_offset %r15, -24
	movq	%rdi, %rbx
	cmpq	$0, 8(%rdi)
	je	LBB0_1
## %bb.2:
	movq	%rbx, %rdi
	callq	_radeon_gart_table_vram_pin
	movl	%eax, %r14d
	testl	%eax, %eax
	jne	LBB0_4
## %bb.3:
	movq	%rbx, %rdi
	callq	_radeon_gart_restore
	movq	_RADEON_PCIE_TX_GART_UNMAPPED_ACCESS_DISCARD@GOTPCREL(%rip), %r12
	movl	(%r12), %esi
	movq	_RADEON_PCIE_TX_GART_CNTL@GOTPCREL(%rip), %r13
	movl	(%r13), %edi
	callq	_WREG32_PCIE
	movq	_RADEON_PCIE_TX_GART_START_LO@GOTPCREL(%rip), %rax
	movl	(%rax), %edi
	movl	16(%rbx), %esi
	callq	_WREG32_PCIE
	movq	_RADEON_GPU_PAGE_MASK@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	notl	%esi
	andl	20(%rbx), %esi
	movq	_RADEON_PCIE_TX_GART_END_LO@GOTPCREL(%rip), %rax
	movl	(%rax), %edi
	callq	_WREG32_PCIE
	movq	_RADEON_PCIE_TX_GART_START_HI@GOTPCREL(%rip), %rax
	movl	(%rax), %edi
	xorl	%r14d, %r14d
	xorl	%esi, %esi
	callq	_WREG32_PCIE
	movq	_RADEON_PCIE_TX_GART_END_HI@GOTPCREL(%rip), %rax
	movl	(%rax), %edi
	xorl	%esi, %esi
	callq	_WREG32_PCIE
	movl	(%rbx), %r15d
	movq	_RADEON_PCIE_TX_GART_BASE@GOTPCREL(%rip), %rax
	movl	(%rax), %edi
	movl	%r15d, %esi
	callq	_WREG32_PCIE
	movq	_RADEON_PCIE_TX_DISCARD_RD_ADDR_LO@GOTPCREL(%rip), %rax
	movl	(%rax), %edi
	movl	24(%rbx), %esi
	callq	_WREG32_PCIE
	movq	_RADEON_PCIE_TX_DISCARD_RD_ADDR_HI@GOTPCREL(%rip), %rax
	movl	(%rax), %edi
	xorl	%esi, %esi
	callq	_WREG32_PCIE
	movq	_RADEON_PCIE_TX_GART_ERROR@GOTPCREL(%rip), %rax
	movl	(%rax), %edi
	xorl	%esi, %esi
	callq	_WREG32_PCIE
	movl	(%r13), %edi
	callq	_RREG32_PCIE
	movq	_RADEON_PCIE_TX_GART_EN@GOTPCREL(%rip), %rcx
	orl	(%rcx), %eax
	orl	(%r12), %eax
	movl	(%r13), %edi
	movl	%eax, %esi
	callq	_WREG32_PCIE
	movq	%rbx, %rdi
	callq	_rv370_pcie_gart_tlb_flush
	movl	28(%rbx), %esi
	sarl	$20, %esi
	movslq	%r15d, %rdx
	leaq	L_.str.1(%rip), %rdi
	callq	_DRM_INFO
	movl	$1, 4(%rbx)
	jmp	LBB0_4
LBB0_1:
	movl	32(%rbx), %edi
	leaq	L_.str(%rip), %rsi
	callq	_dev_err
	movq	_EINVAL@GOTPCREL(%rip), %rax
	xorl	%r14d, %r14d
	subl	(%rax), %r14d
LBB0_4:
	movl	%r14d, %eax
	addq	$8, %rsp
	popq	%rbx
	popq	%r12
	popq	%r13
	popq	%r14
	popq	%r15
	popq	%rbp
	retq
	.cfi_endproc
                                        ## -- End function
	.section	__TEXT,__cstring,cstring_literals
L_.str:                                 ## @.str
	.asciz	"No VRAM object for PCIE GART.\n"

	.comm	_EINVAL,4,2                     ## @EINVAL
	.comm	_RADEON_PCIE_TX_GART_UNMAPPED_ACCESS_DISCARD,4,2 ## @RADEON_PCIE_TX_GART_UNMAPPED_ACCESS_DISCARD
	.comm	_RADEON_PCIE_TX_GART_CNTL,4,2   ## @RADEON_PCIE_TX_GART_CNTL
	.comm	_RADEON_PCIE_TX_GART_START_LO,4,2 ## @RADEON_PCIE_TX_GART_START_LO
	.comm	_RADEON_GPU_PAGE_MASK,4,2       ## @RADEON_GPU_PAGE_MASK
	.comm	_RADEON_PCIE_TX_GART_END_LO,4,2 ## @RADEON_PCIE_TX_GART_END_LO
	.comm	_RADEON_PCIE_TX_GART_START_HI,4,2 ## @RADEON_PCIE_TX_GART_START_HI
	.comm	_RADEON_PCIE_TX_GART_END_HI,4,2 ## @RADEON_PCIE_TX_GART_END_HI
	.comm	_RADEON_PCIE_TX_GART_BASE,4,2   ## @RADEON_PCIE_TX_GART_BASE
	.comm	_RADEON_PCIE_TX_DISCARD_RD_ADDR_LO,4,2 ## @RADEON_PCIE_TX_DISCARD_RD_ADDR_LO
	.comm	_RADEON_PCIE_TX_DISCARD_RD_ADDR_HI,4,2 ## @RADEON_PCIE_TX_DISCARD_RD_ADDR_HI
	.comm	_RADEON_PCIE_TX_GART_ERROR,4,2  ## @RADEON_PCIE_TX_GART_ERROR
	.comm	_RADEON_PCIE_TX_GART_EN,4,2     ## @RADEON_PCIE_TX_GART_EN
L_.str.1:                               ## @.str.1
	.asciz	"PCIE GART of %uM enabled (table at 0x%016llX).\n"

.subsections_via_symbols

	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.globl	_rv370_pcie_gart_enable         ; -- Begin function rv370_pcie_gart_enable
	.p2align	2
_rv370_pcie_gart_enable:                ; @rv370_pcie_gart_enable
	.cfi_startproc
; %bb.0:
	stp	x22, x21, [sp, #-48]!           ; 16-byte Folded Spill
	.cfi_def_cfa_offset 48
	stp	x20, x19, [sp, #16]             ; 16-byte Folded Spill
	stp	x29, x30, [sp, #32]             ; 16-byte Folded Spill
	add	x29, sp, #32
	.cfi_def_cfa w29, 16
	.cfi_offset w30, -8
	.cfi_offset w29, -16
	.cfi_offset w19, -24
	.cfi_offset w20, -32
	.cfi_offset w21, -40
	.cfi_offset w22, -48
	mov	x19, x0
	ldr	x8, [x0, #8]
	cbz	x8, LBB0_3
; %bb.1:
	mov	x0, x19
	bl	_radeon_gart_table_vram_pin
	cbnz	w0, LBB0_4
; %bb.2:
	mov	x0, x19
	bl	_radeon_gart_restore
Lloh0:
	adrp	x21, _RADEON_PCIE_TX_GART_UNMAPPED_ACCESS_DISCARD@GOTPAGE
Lloh1:
	ldr	x21, [x21, _RADEON_PCIE_TX_GART_UNMAPPED_ACCESS_DISCARD@GOTPAGEOFF]
	ldr	w1, [x21]
Lloh2:
	adrp	x22, _RADEON_PCIE_TX_GART_CNTL@GOTPAGE
Lloh3:
	ldr	x22, [x22, _RADEON_PCIE_TX_GART_CNTL@GOTPAGEOFF]
	ldr	w0, [x22]
	bl	_WREG32_PCIE
Lloh4:
	adrp	x8, _RADEON_PCIE_TX_GART_START_LO@GOTPAGE
Lloh5:
	ldr	x8, [x8, _RADEON_PCIE_TX_GART_START_LO@GOTPAGEOFF]
Lloh6:
	ldr	w0, [x8]
	ldr	w1, [x19, #16]
	bl	_WREG32_PCIE
Lloh7:
	adrp	x8, _RADEON_GPU_PAGE_MASK@GOTPAGE
Lloh8:
	ldr	x8, [x8, _RADEON_GPU_PAGE_MASK@GOTPAGEOFF]
	ldr	w9, [x19, #20]
Lloh9:
	ldr	w8, [x8]
	bic	w1, w9, w8
Lloh10:
	adrp	x8, _RADEON_PCIE_TX_GART_END_LO@GOTPAGE
Lloh11:
	ldr	x8, [x8, _RADEON_PCIE_TX_GART_END_LO@GOTPAGEOFF]
Lloh12:
	ldr	w0, [x8]
	bl	_WREG32_PCIE
Lloh13:
	adrp	x8, _RADEON_PCIE_TX_GART_START_HI@GOTPAGE
Lloh14:
	ldr	x8, [x8, _RADEON_PCIE_TX_GART_START_HI@GOTPAGEOFF]
Lloh15:
	ldr	w0, [x8]
	mov	w1, #0
	bl	_WREG32_PCIE
Lloh16:
	adrp	x8, _RADEON_PCIE_TX_GART_END_HI@GOTPAGE
Lloh17:
	ldr	x8, [x8, _RADEON_PCIE_TX_GART_END_HI@GOTPAGEOFF]
Lloh18:
	ldr	w0, [x8]
	mov	w1, #0
	bl	_WREG32_PCIE
	ldr	w20, [x19]
Lloh19:
	adrp	x8, _RADEON_PCIE_TX_GART_BASE@GOTPAGE
Lloh20:
	ldr	x8, [x8, _RADEON_PCIE_TX_GART_BASE@GOTPAGEOFF]
Lloh21:
	ldr	w0, [x8]
	mov	x1, x20
	bl	_WREG32_PCIE
Lloh22:
	adrp	x8, _RADEON_PCIE_TX_DISCARD_RD_ADDR_LO@GOTPAGE
Lloh23:
	ldr	x8, [x8, _RADEON_PCIE_TX_DISCARD_RD_ADDR_LO@GOTPAGEOFF]
Lloh24:
	ldr	w0, [x8]
	ldr	w1, [x19, #24]
	bl	_WREG32_PCIE
Lloh25:
	adrp	x8, _RADEON_PCIE_TX_DISCARD_RD_ADDR_HI@GOTPAGE
Lloh26:
	ldr	x8, [x8, _RADEON_PCIE_TX_DISCARD_RD_ADDR_HI@GOTPAGEOFF]
Lloh27:
	ldr	w0, [x8]
	mov	w1, #0
	bl	_WREG32_PCIE
Lloh28:
	adrp	x8, _RADEON_PCIE_TX_GART_ERROR@GOTPAGE
Lloh29:
	ldr	x8, [x8, _RADEON_PCIE_TX_GART_ERROR@GOTPAGEOFF]
Lloh30:
	ldr	w0, [x8]
	mov	w1, #0
	bl	_WREG32_PCIE
	ldr	w0, [x22]
	bl	_RREG32_PCIE
Lloh31:
	adrp	x8, _RADEON_PCIE_TX_GART_EN@GOTPAGE
Lloh32:
	ldr	x8, [x8, _RADEON_PCIE_TX_GART_EN@GOTPAGEOFF]
Lloh33:
	ldr	w8, [x8]
	orr	w8, w8, w0
	ldr	w9, [x21]
	orr	w1, w8, w9
	ldr	w0, [x22]
	bl	_WREG32_PCIE
	mov	x0, x19
	bl	_rv370_pcie_gart_tlb_flush
	ldr	w8, [x19, #28]
	asr	w1, w8, #20
	sxtw	x2, w20
Lloh34:
	adrp	x0, l_.str.1@PAGE
Lloh35:
	add	x0, x0, l_.str.1@PAGEOFF
	bl	_DRM_INFO
	mov	w0, #0
	mov	w8, #1
	str	w8, [x19, #4]
	b	LBB0_4
LBB0_3:
	ldr	w0, [x19, #32]
Lloh36:
	adrp	x1, l_.str@PAGE
Lloh37:
	add	x1, x1, l_.str@PAGEOFF
	bl	_dev_err
Lloh38:
	adrp	x8, _EINVAL@GOTPAGE
Lloh39:
	ldr	x8, [x8, _EINVAL@GOTPAGEOFF]
Lloh40:
	ldr	w8, [x8]
	neg	w0, w8
LBB0_4:
	ldp	x29, x30, [sp, #32]             ; 16-byte Folded Reload
	ldp	x20, x19, [sp, #16]             ; 16-byte Folded Reload
	ldp	x22, x21, [sp], #48             ; 16-byte Folded Reload
	ret
	.loh AdrpAdd	Lloh34, Lloh35
	.loh AdrpLdrGotLdr	Lloh31, Lloh32, Lloh33
	.loh AdrpLdrGotLdr	Lloh28, Lloh29, Lloh30
	.loh AdrpLdrGotLdr	Lloh25, Lloh26, Lloh27
	.loh AdrpLdrGotLdr	Lloh22, Lloh23, Lloh24
	.loh AdrpLdrGotLdr	Lloh19, Lloh20, Lloh21
	.loh AdrpLdrGotLdr	Lloh16, Lloh17, Lloh18
	.loh AdrpLdrGotLdr	Lloh13, Lloh14, Lloh15
	.loh AdrpLdrGotLdr	Lloh10, Lloh11, Lloh12
	.loh AdrpLdrGotLdr	Lloh7, Lloh8, Lloh9
	.loh AdrpLdrGotLdr	Lloh4, Lloh5, Lloh6
	.loh AdrpLdrGot	Lloh2, Lloh3
	.loh AdrpLdrGot	Lloh0, Lloh1
	.loh AdrpLdrGotLdr	Lloh38, Lloh39, Lloh40
	.loh AdrpAdd	Lloh36, Lloh37
	.cfi_endproc
                                        ; -- End function
	.section	__TEXT,__cstring,cstring_literals
l_.str:                                 ; @.str
	.asciz	"No VRAM object for PCIE GART.\n"

	.comm	_EINVAL,4,2                     ; @EINVAL
	.comm	_RADEON_PCIE_TX_GART_UNMAPPED_ACCESS_DISCARD,4,2 ; @RADEON_PCIE_TX_GART_UNMAPPED_ACCESS_DISCARD
	.comm	_RADEON_PCIE_TX_GART_CNTL,4,2   ; @RADEON_PCIE_TX_GART_CNTL
	.comm	_RADEON_PCIE_TX_GART_START_LO,4,2 ; @RADEON_PCIE_TX_GART_START_LO
	.comm	_RADEON_GPU_PAGE_MASK,4,2       ; @RADEON_GPU_PAGE_MASK
	.comm	_RADEON_PCIE_TX_GART_END_LO,4,2 ; @RADEON_PCIE_TX_GART_END_LO
	.comm	_RADEON_PCIE_TX_GART_START_HI,4,2 ; @RADEON_PCIE_TX_GART_START_HI
	.comm	_RADEON_PCIE_TX_GART_END_HI,4,2 ; @RADEON_PCIE_TX_GART_END_HI
	.comm	_RADEON_PCIE_TX_GART_BASE,4,2   ; @RADEON_PCIE_TX_GART_BASE
	.comm	_RADEON_PCIE_TX_DISCARD_RD_ADDR_LO,4,2 ; @RADEON_PCIE_TX_DISCARD_RD_ADDR_LO
	.comm	_RADEON_PCIE_TX_DISCARD_RD_ADDR_HI,4,2 ; @RADEON_PCIE_TX_DISCARD_RD_ADDR_HI
	.comm	_RADEON_PCIE_TX_GART_ERROR,4,2  ; @RADEON_PCIE_TX_GART_ERROR
	.comm	_RADEON_PCIE_TX_GART_EN,4,2     ; @RADEON_PCIE_TX_GART_EN
l_.str.1:                               ; @.str.1
	.asciz	"PCIE GART of %uM enabled (table at 0x%016llX).\n"

.subsections_via_symbols
