	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	4, 0x90                         ## -- Begin function aml8726_fb_cfg_video
_aml8726_fb_cfg_video:                  ## @aml8726_fb_cfg_video
	.cfi_startproc
## %bb.0:
	pushq	%rbp
	.cfi_def_cfa_offset 16
	.cfi_offset %rbp, -16
	movq	%rsp, %rbp
	.cfi_def_cfa_register %rbp
	pushq	%r15
	pushq	%r14
	pushq	%r13
	pushq	%r12
	pushq	%rbx
	pushq	%rax
	.cfi_offset %rbx, -56
	.cfi_offset %r12, -48
	.cfi_offset %r13, -40
	.cfi_offset %r14, -32
	.cfi_offset %r15, -24
	movq	_AML_VIU_OSD_FIFO_CTRL_DEPTH_SHIFT@GOTPCREL(%rip), %rax
	movb	(%rax), %cl
	movl	$32, %eax
	shll	%cl, %eax
	movq	_AML_VIU_OSD_FIFO_CTRL_HOLD_LINES_SHIFT@GOTPCREL(%rip), %rcx
	movb	(%rcx), %cl
	movl	$4, %ebx
	shll	%cl, %ebx
	movq	_AML_VIU_OSD_FIFO_CTRL_BURST_LEN_64@GOTPCREL(%rip), %rcx
	orl	(%rcx), %eax
	movq	%rdi, %r14
	orl	%eax, %ebx
	movq	_AML_VIU_OSD1_FIFO_CTRL_REG@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movl	%ebx, %edx
	callq	_VIU_WRITE_4
	movq	_AML_VIU_OSD2_FIFO_CTRL_REG@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movq	%r14, %rdi
	movl	%ebx, %edx
	callq	_VIU_WRITE_4
	movq	_AML_VPP_MISC_REG@GOTPCREL(%rip), %r15
	movl	(%r15), %esi
	movq	%r14, %rdi
	callq	_VPP_READ_4
	movq	_AML_VPP_MISC_PREBLEND_EN@GOTPCREL(%rip), %rcx
	movl	(%rcx), %ecx
	notl	%ecx
	andl	%eax, %ecx
	movq	_AML_VPP_MISC_POSTBLEND_EN@GOTPCREL(%rip), %rax
	orl	(%rax), %ecx
	movq	_AML_VPP_MISC_OSD1_POSTBLEND@GOTPCREL(%rip), %r12
	movq	_AML_VPP_MISC_OSD2_POSTBLEND@GOTPCREL(%rip), %rax
	movl	(%rax), %edx
	orl	(%r12), %edx
	movq	_AML_VPP_MISC_VD1_POSTBLEND@GOTPCREL(%rip), %rax
	orl	(%rax), %edx
	movq	_AML_VPP_MISC_VD2_POSTBLEND@GOTPCREL(%rip), %rax
	orl	(%rax), %edx
	notl	%edx
	andl	%ecx, %edx
	movl	(%r15), %esi
	movq	%r14, %rdi
	callq	_VPP_WRITE_4
	movq	_AML_VIU_OSD_CTRL_OSD_EN@GOTPCREL(%rip), %rax
	movq	_AML_VIU_OSD_CTRL_GLOBAL_ALPHA_SHIFT@GOTPCREL(%rip), %rcx
	movb	(%rcx), %cl
	movl	$255, %ebx
	shll	%cl, %ebx
	orl	(%rax), %ebx
	movq	_AML_VIU_OSD1_CTRL_REG@GOTPCREL(%rip), %r13
	movl	(%r13), %esi
	movq	%r14, %rdi
	movl	%ebx, %edx
	callq	_VIU_WRITE_4
	movq	_AML_VIU_OSD2_CTRL_REG@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movq	%r14, %rdi
	movl	%ebx, %edx
	callq	_VIU_WRITE_4
	movq	_AML_CAV_OSD1_INDEX@GOTPCREL(%rip), %rax
	movl	(%rax), %edx
	movq	_AML_VIU_OSD_BLK_CFG_W0_INDEX_SHIFT@GOTPCREL(%rip), %rax
	movb	(%rax), %cl
	shll	%cl, %edx
	movq	_AML_VIU_OSD_BLK_CFG_W0_LITTLE_ENDIAN@GOTPCREL(%rip), %rax
	orl	(%rax), %edx
	movq	_AML_VIU_OSD_BLK_CFG_W0_BLKMODE_24@GOTPCREL(%rip), %rax
	orl	(%rax), %edx
	movq	_AML_VIU_OSD_BLK_CFG_W0_RGB_EN@GOTPCREL(%rip), %rax
	orl	(%rax), %edx
	movq	_AML_VIU_OSD_BLK_CFG_W0_CMATRIX_RGB@GOTPCREL(%rip), %rax
	orl	(%rax), %edx
	movq	_AML_VIU_OSD1_BLK0_CFG_W0_REG@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movq	%r14, %rdi
	callq	_VIU_WRITE_4
	movl	(%r14), %edx
	decl	%edx
	movq	_AML_VIU_OSD_BLK_CFG_W1_X_END_SHIFT@GOTPCREL(%rip), %rax
	movb	(%rax), %cl
	shll	%cl, %edx
	movq	_AML_VIU_OSD_BLK_CFG_W1_X_END_MASK@GOTPCREL(%rip), %rax
	andl	(%rax), %edx
	movq	_AML_VIU_OSD1_BLK0_CFG_W1_REG@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movq	%r14, %rdi
	callq	_VIU_WRITE_4
	movl	4(%r14), %edx
	decl	%edx
	movq	_AML_VIU_OSD_BLK_CFG_W2_Y_END_SHIFT@GOTPCREL(%rip), %rax
	movb	(%rax), %cl
	shll	%cl, %edx
	movq	_AML_VIU_OSD_BLK_CFG_W2_Y_END_MASK@GOTPCREL(%rip), %rax
	andl	(%rax), %edx
	movq	_AML_VIU_OSD1_BLK0_CFG_W2_REG@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movq	%r14, %rdi
	callq	_VIU_WRITE_4
	movl	(%r14), %edx
	decl	%edx
	movq	_AML_VIU_OSD_BLK_CFG_W3_H_END_SHIFT@GOTPCREL(%rip), %rax
	movb	(%rax), %cl
	shll	%cl, %edx
	movq	_AML_VIU_OSD_BLK_CFG_W3_H_END_MASK@GOTPCREL(%rip), %rax
	andl	(%rax), %edx
	movq	_AML_VIU_OSD1_BLK0_CFG_W3_REG@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movq	%r14, %rdi
	callq	_VIU_WRITE_4
	movl	4(%r14), %edx
	decl	%edx
	movq	_AML_VIU_OSD_BLK_CFG_W4_V_END_SHIFT@GOTPCREL(%rip), %rax
	movb	(%rax), %cl
	shll	%cl, %edx
	movq	_AML_VIU_OSD_BLK_CFG_W4_V_END_MASK@GOTPCREL(%rip), %rax
	andl	(%rax), %edx
	movq	_AML_VIU_OSD1_BLK0_CFG_W4_REG@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movq	%r14, %rdi
	callq	_VIU_WRITE_4
	movl	(%r13), %esi
	movq	%r14, %rdi
	callq	_VIU_READ_4
	movq	_AML_VIU_OSD_CTRL_OSD_BLK_EN_MASK@GOTPCREL(%rip), %rcx
	movl	(%rcx), %edx
	notl	%edx
	andl	%eax, %edx
	movq	_AML_VIU_OSD_CTRL_OSD_BLK_EN_SHIFT@GOTPCREL(%rip), %rax
	movb	(%rax), %al
	btsl	%eax, %edx
	movl	(%r13), %esi
	movq	%r14, %rdi
	callq	_VIU_WRITE_4
	movl	(%r15), %esi
	movq	%r14, %rdi
	callq	_VPP_READ_4
	orl	(%r12), %eax
	movl	(%r15), %esi
	movq	%r14, %rdi
	movl	%eax, %edx
	addq	$8, %rsp
	popq	%rbx
	popq	%r12
	popq	%r13
	popq	%r14
	popq	%r15
	popq	%rbp
	jmp	_VPP_WRITE_4                    ## TAILCALL
	.cfi_endproc
                                        ## -- End function
	.comm	_AML_VIU_OSD_FIFO_CTRL_DEPTH_SHIFT,4,2 ## @AML_VIU_OSD_FIFO_CTRL_DEPTH_SHIFT
	.comm	_AML_VIU_OSD_FIFO_CTRL_BURST_LEN_64,4,2 ## @AML_VIU_OSD_FIFO_CTRL_BURST_LEN_64
	.comm	_AML_VIU_OSD_FIFO_CTRL_HOLD_LINES_SHIFT,4,2 ## @AML_VIU_OSD_FIFO_CTRL_HOLD_LINES_SHIFT
	.comm	_AML_VIU_OSD1_FIFO_CTRL_REG,4,2 ## @AML_VIU_OSD1_FIFO_CTRL_REG
	.comm	_AML_VIU_OSD2_FIFO_CTRL_REG,4,2 ## @AML_VIU_OSD2_FIFO_CTRL_REG
	.comm	_AML_VPP_MISC_REG,4,2           ## @AML_VPP_MISC_REG
	.comm	_AML_VPP_MISC_PREBLEND_EN,4,2   ## @AML_VPP_MISC_PREBLEND_EN
	.comm	_AML_VPP_MISC_POSTBLEND_EN,4,2  ## @AML_VPP_MISC_POSTBLEND_EN
	.comm	_AML_VPP_MISC_OSD1_POSTBLEND,4,2 ## @AML_VPP_MISC_OSD1_POSTBLEND
	.comm	_AML_VPP_MISC_OSD2_POSTBLEND,4,2 ## @AML_VPP_MISC_OSD2_POSTBLEND
	.comm	_AML_VPP_MISC_VD1_POSTBLEND,4,2 ## @AML_VPP_MISC_VD1_POSTBLEND
	.comm	_AML_VPP_MISC_VD2_POSTBLEND,4,2 ## @AML_VPP_MISC_VD2_POSTBLEND
	.comm	_AML_VIU_OSD_CTRL_OSD_EN,4,2    ## @AML_VIU_OSD_CTRL_OSD_EN
	.comm	_AML_VIU_OSD_CTRL_GLOBAL_ALPHA_SHIFT,4,2 ## @AML_VIU_OSD_CTRL_GLOBAL_ALPHA_SHIFT
	.comm	_AML_VIU_OSD1_CTRL_REG,4,2      ## @AML_VIU_OSD1_CTRL_REG
	.comm	_AML_VIU_OSD2_CTRL_REG,4,2      ## @AML_VIU_OSD2_CTRL_REG
	.comm	_AML_CAV_OSD1_INDEX,4,2         ## @AML_CAV_OSD1_INDEX
	.comm	_AML_VIU_OSD_BLK_CFG_W0_INDEX_SHIFT,4,2 ## @AML_VIU_OSD_BLK_CFG_W0_INDEX_SHIFT
	.comm	_AML_VIU_OSD_BLK_CFG_W0_LITTLE_ENDIAN,4,2 ## @AML_VIU_OSD_BLK_CFG_W0_LITTLE_ENDIAN
	.comm	_AML_VIU_OSD_BLK_CFG_W0_BLKMODE_24,4,2 ## @AML_VIU_OSD_BLK_CFG_W0_BLKMODE_24
	.comm	_AML_VIU_OSD_BLK_CFG_W0_RGB_EN,4,2 ## @AML_VIU_OSD_BLK_CFG_W0_RGB_EN
	.comm	_AML_VIU_OSD_BLK_CFG_W0_CMATRIX_RGB,4,2 ## @AML_VIU_OSD_BLK_CFG_W0_CMATRIX_RGB
	.comm	_AML_VIU_OSD1_BLK0_CFG_W0_REG,4,2 ## @AML_VIU_OSD1_BLK0_CFG_W0_REG
	.comm	_AML_VIU_OSD_BLK_CFG_W1_X_END_SHIFT,4,2 ## @AML_VIU_OSD_BLK_CFG_W1_X_END_SHIFT
	.comm	_AML_VIU_OSD_BLK_CFG_W1_X_END_MASK,4,2 ## @AML_VIU_OSD_BLK_CFG_W1_X_END_MASK
	.comm	_AML_VIU_OSD_BLK_CFG_W1_X_START_SHIFT,4,2 ## @AML_VIU_OSD_BLK_CFG_W1_X_START_SHIFT
	.comm	_AML_VIU_OSD_BLK_CFG_W1_X_START_MASK,4,2 ## @AML_VIU_OSD_BLK_CFG_W1_X_START_MASK
	.comm	_AML_VIU_OSD1_BLK0_CFG_W1_REG,4,2 ## @AML_VIU_OSD1_BLK0_CFG_W1_REG
	.comm	_AML_VIU_OSD_BLK_CFG_W2_Y_END_SHIFT,4,2 ## @AML_VIU_OSD_BLK_CFG_W2_Y_END_SHIFT
	.comm	_AML_VIU_OSD_BLK_CFG_W2_Y_END_MASK,4,2 ## @AML_VIU_OSD_BLK_CFG_W2_Y_END_MASK
	.comm	_AML_VIU_OSD_BLK_CFG_W2_Y_START_SHIFT,4,2 ## @AML_VIU_OSD_BLK_CFG_W2_Y_START_SHIFT
	.comm	_AML_VIU_OSD_BLK_CFG_W2_Y_START_MASK,4,2 ## @AML_VIU_OSD_BLK_CFG_W2_Y_START_MASK
	.comm	_AML_VIU_OSD1_BLK0_CFG_W2_REG,4,2 ## @AML_VIU_OSD1_BLK0_CFG_W2_REG
	.comm	_AML_VIU_OSD_BLK_CFG_W3_H_END_SHIFT,4,2 ## @AML_VIU_OSD_BLK_CFG_W3_H_END_SHIFT
	.comm	_AML_VIU_OSD_BLK_CFG_W3_H_END_MASK,4,2 ## @AML_VIU_OSD_BLK_CFG_W3_H_END_MASK
	.comm	_AML_VIU_OSD_BLK_CFG_W3_H_START_SHIFT,4,2 ## @AML_VIU_OSD_BLK_CFG_W3_H_START_SHIFT
	.comm	_AML_VIU_OSD_BLK_CFG_W3_H_START_MASK,4,2 ## @AML_VIU_OSD_BLK_CFG_W3_H_START_MASK
	.comm	_AML_VIU_OSD1_BLK0_CFG_W3_REG,4,2 ## @AML_VIU_OSD1_BLK0_CFG_W3_REG
	.comm	_AML_VIU_OSD_BLK_CFG_W4_V_END_SHIFT,4,2 ## @AML_VIU_OSD_BLK_CFG_W4_V_END_SHIFT
	.comm	_AML_VIU_OSD_BLK_CFG_W4_V_END_MASK,4,2 ## @AML_VIU_OSD_BLK_CFG_W4_V_END_MASK
	.comm	_AML_VIU_OSD_BLK_CFG_W4_V_START_SHIFT,4,2 ## @AML_VIU_OSD_BLK_CFG_W4_V_START_SHIFT
	.comm	_AML_VIU_OSD_BLK_CFG_W4_V_START_MASK,4,2 ## @AML_VIU_OSD_BLK_CFG_W4_V_START_MASK
	.comm	_AML_VIU_OSD1_BLK0_CFG_W4_REG,4,2 ## @AML_VIU_OSD1_BLK0_CFG_W4_REG
	.comm	_AML_VIU_OSD_CTRL_OSD_BLK_EN_MASK,4,2 ## @AML_VIU_OSD_CTRL_OSD_BLK_EN_MASK
	.comm	_AML_VIU_OSD_CTRL_OSD_BLK_EN_SHIFT,4,2 ## @AML_VIU_OSD_CTRL_OSD_BLK_EN_SHIFT
	.no_dead_strip	_aml8726_fb_cfg_video
.subsections_via_symbols

	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	2                               ; -- Begin function aml8726_fb_cfg_video
_aml8726_fb_cfg_video:                  ; @aml8726_fb_cfg_video
	.cfi_startproc
; %bb.0:
	stp	x24, x23, [sp, #-64]!           ; 16-byte Folded Spill
	.cfi_def_cfa_offset 64
	stp	x22, x21, [sp, #16]             ; 16-byte Folded Spill
	stp	x20, x19, [sp, #32]             ; 16-byte Folded Spill
	stp	x29, x30, [sp, #48]             ; 16-byte Folded Spill
	add	x29, sp, #48
	.cfi_def_cfa w29, 16
	.cfi_offset w30, -8
	.cfi_offset w29, -16
	.cfi_offset w19, -24
	.cfi_offset w20, -32
	.cfi_offset w21, -40
	.cfi_offset w22, -48
	.cfi_offset w23, -56
	.cfi_offset w24, -64
	mov	x19, x0
Lloh0:
	adrp	x8, _AML_VIU_OSD_FIFO_CTRL_DEPTH_SHIFT@GOTPAGE
Lloh1:
	ldr	x8, [x8, _AML_VIU_OSD_FIFO_CTRL_DEPTH_SHIFT@GOTPAGEOFF]
Lloh2:
	ldr	w8, [x8]
	mov	w9, #32
Lloh3:
	adrp	x10, _AML_VIU_OSD_FIFO_CTRL_BURST_LEN_64@GOTPAGE
Lloh4:
	ldr	x10, [x10, _AML_VIU_OSD_FIFO_CTRL_BURST_LEN_64@GOTPAGEOFF]
	lsl	w8, w9, w8
Lloh5:
	ldr	w9, [x10]
	orr	w8, w8, w9
Lloh6:
	adrp	x9, _AML_VIU_OSD_FIFO_CTRL_HOLD_LINES_SHIFT@GOTPAGE
Lloh7:
	ldr	x9, [x9, _AML_VIU_OSD_FIFO_CTRL_HOLD_LINES_SHIFT@GOTPAGEOFF]
Lloh8:
	ldr	w9, [x9]
	mov	w10, #4
	lsl	w9, w10, w9
	orr	w20, w8, w9
Lloh9:
	adrp	x8, _AML_VIU_OSD1_FIFO_CTRL_REG@GOTPAGE
Lloh10:
	ldr	x8, [x8, _AML_VIU_OSD1_FIFO_CTRL_REG@GOTPAGEOFF]
Lloh11:
	ldr	w1, [x8]
	mov	x2, x20
	bl	_VIU_WRITE_4
Lloh12:
	adrp	x8, _AML_VIU_OSD2_FIFO_CTRL_REG@GOTPAGE
Lloh13:
	ldr	x8, [x8, _AML_VIU_OSD2_FIFO_CTRL_REG@GOTPAGEOFF]
Lloh14:
	ldr	w1, [x8]
	mov	x0, x19
	mov	x2, x20
	bl	_VIU_WRITE_4
Lloh15:
	adrp	x21, _AML_VPP_MISC_REG@GOTPAGE
Lloh16:
	ldr	x21, [x21, _AML_VPP_MISC_REG@GOTPAGEOFF]
	ldr	w1, [x21]
	mov	x0, x19
	bl	_VPP_READ_4
Lloh17:
	adrp	x8, _AML_VPP_MISC_PREBLEND_EN@GOTPAGE
Lloh18:
	ldr	x8, [x8, _AML_VPP_MISC_PREBLEND_EN@GOTPAGEOFF]
Lloh19:
	ldr	w8, [x8]
	bic	w8, w0, w8
Lloh20:
	adrp	x9, _AML_VPP_MISC_POSTBLEND_EN@GOTPAGE
Lloh21:
	ldr	x9, [x9, _AML_VPP_MISC_POSTBLEND_EN@GOTPAGEOFF]
Lloh22:
	ldr	w9, [x9]
	orr	w8, w8, w9
Lloh23:
	adrp	x22, _AML_VPP_MISC_OSD1_POSTBLEND@GOTPAGE
Lloh24:
	ldr	x22, [x22, _AML_VPP_MISC_OSD1_POSTBLEND@GOTPAGEOFF]
	ldr	w9, [x22]
Lloh25:
	adrp	x10, _AML_VPP_MISC_OSD2_POSTBLEND@GOTPAGE
Lloh26:
	ldr	x10, [x10, _AML_VPP_MISC_OSD2_POSTBLEND@GOTPAGEOFF]
Lloh27:
	ldr	w10, [x10]
	orr	w9, w10, w9
Lloh28:
	adrp	x10, _AML_VPP_MISC_VD1_POSTBLEND@GOTPAGE
Lloh29:
	ldr	x10, [x10, _AML_VPP_MISC_VD1_POSTBLEND@GOTPAGEOFF]
Lloh30:
	ldr	w10, [x10]
	orr	w9, w9, w10
Lloh31:
	adrp	x10, _AML_VPP_MISC_VD2_POSTBLEND@GOTPAGE
Lloh32:
	ldr	x10, [x10, _AML_VPP_MISC_VD2_POSTBLEND@GOTPAGEOFF]
Lloh33:
	ldr	w10, [x10]
	orr	w9, w9, w10
	bic	w2, w8, w9
	ldr	w1, [x21]
	mov	x0, x19
	bl	_VPP_WRITE_4
Lloh34:
	adrp	x8, _AML_VIU_OSD_CTRL_OSD_EN@GOTPAGE
Lloh35:
	ldr	x8, [x8, _AML_VIU_OSD_CTRL_OSD_EN@GOTPAGEOFF]
Lloh36:
	ldr	w8, [x8]
Lloh37:
	adrp	x9, _AML_VIU_OSD_CTRL_GLOBAL_ALPHA_SHIFT@GOTPAGE
Lloh38:
	ldr	x9, [x9, _AML_VIU_OSD_CTRL_GLOBAL_ALPHA_SHIFT@GOTPAGEOFF]
Lloh39:
	ldr	w9, [x9]
	mov	w10, #255
	lsl	w9, w10, w9
	orr	w20, w9, w8
Lloh40:
	adrp	x23, _AML_VIU_OSD1_CTRL_REG@GOTPAGE
Lloh41:
	ldr	x23, [x23, _AML_VIU_OSD1_CTRL_REG@GOTPAGEOFF]
	ldr	w1, [x23]
	mov	x0, x19
	mov	x2, x20
	bl	_VIU_WRITE_4
Lloh42:
	adrp	x8, _AML_VIU_OSD2_CTRL_REG@GOTPAGE
Lloh43:
	ldr	x8, [x8, _AML_VIU_OSD2_CTRL_REG@GOTPAGEOFF]
Lloh44:
	ldr	w1, [x8]
	mov	x0, x19
	mov	x2, x20
	bl	_VIU_WRITE_4
Lloh45:
	adrp	x8, _AML_CAV_OSD1_INDEX@GOTPAGE
Lloh46:
	ldr	x8, [x8, _AML_CAV_OSD1_INDEX@GOTPAGEOFF]
Lloh47:
	ldr	w8, [x8]
Lloh48:
	adrp	x9, _AML_VIU_OSD_BLK_CFG_W0_INDEX_SHIFT@GOTPAGE
Lloh49:
	ldr	x9, [x9, _AML_VIU_OSD_BLK_CFG_W0_INDEX_SHIFT@GOTPAGEOFF]
Lloh50:
	ldr	w9, [x9]
Lloh51:
	adrp	x10, _AML_VIU_OSD_BLK_CFG_W0_LITTLE_ENDIAN@GOTPAGE
Lloh52:
	ldr	x10, [x10, _AML_VIU_OSD_BLK_CFG_W0_LITTLE_ENDIAN@GOTPAGEOFF]
	lsl	w8, w8, w9
Lloh53:
	ldr	w9, [x10]
	orr	w8, w8, w9
Lloh54:
	adrp	x9, _AML_VIU_OSD_BLK_CFG_W0_BLKMODE_24@GOTPAGE
Lloh55:
	ldr	x9, [x9, _AML_VIU_OSD_BLK_CFG_W0_BLKMODE_24@GOTPAGEOFF]
Lloh56:
	ldr	w9, [x9]
	orr	w8, w8, w9
Lloh57:
	adrp	x9, _AML_VIU_OSD_BLK_CFG_W0_RGB_EN@GOTPAGE
Lloh58:
	ldr	x9, [x9, _AML_VIU_OSD_BLK_CFG_W0_RGB_EN@GOTPAGEOFF]
Lloh59:
	ldr	w9, [x9]
Lloh60:
	adrp	x10, _AML_VIU_OSD_BLK_CFG_W0_CMATRIX_RGB@GOTPAGE
Lloh61:
	ldr	x10, [x10, _AML_VIU_OSD_BLK_CFG_W0_CMATRIX_RGB@GOTPAGEOFF]
	orr	w8, w8, w9
Lloh62:
	ldr	w9, [x10]
	orr	w2, w8, w9
Lloh63:
	adrp	x8, _AML_VIU_OSD1_BLK0_CFG_W0_REG@GOTPAGE
Lloh64:
	ldr	x8, [x8, _AML_VIU_OSD1_BLK0_CFG_W0_REG@GOTPAGEOFF]
Lloh65:
	ldr	w1, [x8]
	mov	x0, x19
	bl	_VIU_WRITE_4
	ldr	w8, [x19]
	sub	w8, w8, #1
Lloh66:
	adrp	x9, _AML_VIU_OSD_BLK_CFG_W1_X_END_SHIFT@GOTPAGE
Lloh67:
	ldr	x9, [x9, _AML_VIU_OSD_BLK_CFG_W1_X_END_SHIFT@GOTPAGEOFF]
Lloh68:
	ldr	w9, [x9]
Lloh69:
	adrp	x10, _AML_VIU_OSD_BLK_CFG_W1_X_END_MASK@GOTPAGE
Lloh70:
	ldr	x10, [x10, _AML_VIU_OSD_BLK_CFG_W1_X_END_MASK@GOTPAGEOFF]
	lsl	w8, w8, w9
Lloh71:
	ldr	w9, [x10]
	and	w2, w8, w9
Lloh72:
	adrp	x8, _AML_VIU_OSD1_BLK0_CFG_W1_REG@GOTPAGE
Lloh73:
	ldr	x8, [x8, _AML_VIU_OSD1_BLK0_CFG_W1_REG@GOTPAGEOFF]
Lloh74:
	ldr	w1, [x8]
	mov	x0, x19
	bl	_VIU_WRITE_4
	ldr	w8, [x19, #4]
	sub	w8, w8, #1
Lloh75:
	adrp	x9, _AML_VIU_OSD_BLK_CFG_W2_Y_END_SHIFT@GOTPAGE
Lloh76:
	ldr	x9, [x9, _AML_VIU_OSD_BLK_CFG_W2_Y_END_SHIFT@GOTPAGEOFF]
Lloh77:
	ldr	w9, [x9]
Lloh78:
	adrp	x10, _AML_VIU_OSD_BLK_CFG_W2_Y_END_MASK@GOTPAGE
Lloh79:
	ldr	x10, [x10, _AML_VIU_OSD_BLK_CFG_W2_Y_END_MASK@GOTPAGEOFF]
	lsl	w8, w8, w9
Lloh80:
	ldr	w9, [x10]
	and	w2, w8, w9
Lloh81:
	adrp	x8, _AML_VIU_OSD1_BLK0_CFG_W2_REG@GOTPAGE
Lloh82:
	ldr	x8, [x8, _AML_VIU_OSD1_BLK0_CFG_W2_REG@GOTPAGEOFF]
Lloh83:
	ldr	w1, [x8]
	mov	x0, x19
	bl	_VIU_WRITE_4
	ldr	w8, [x19]
	sub	w8, w8, #1
Lloh84:
	adrp	x9, _AML_VIU_OSD_BLK_CFG_W3_H_END_SHIFT@GOTPAGE
Lloh85:
	ldr	x9, [x9, _AML_VIU_OSD_BLK_CFG_W3_H_END_SHIFT@GOTPAGEOFF]
Lloh86:
	ldr	w9, [x9]
Lloh87:
	adrp	x10, _AML_VIU_OSD_BLK_CFG_W3_H_END_MASK@GOTPAGE
Lloh88:
	ldr	x10, [x10, _AML_VIU_OSD_BLK_CFG_W3_H_END_MASK@GOTPAGEOFF]
	lsl	w8, w8, w9
Lloh89:
	ldr	w9, [x10]
	and	w2, w8, w9
Lloh90:
	adrp	x8, _AML_VIU_OSD1_BLK0_CFG_W3_REG@GOTPAGE
Lloh91:
	ldr	x8, [x8, _AML_VIU_OSD1_BLK0_CFG_W3_REG@GOTPAGEOFF]
Lloh92:
	ldr	w1, [x8]
	mov	x0, x19
	bl	_VIU_WRITE_4
	ldr	w8, [x19, #4]
	sub	w8, w8, #1
Lloh93:
	adrp	x9, _AML_VIU_OSD_BLK_CFG_W4_V_END_SHIFT@GOTPAGE
Lloh94:
	ldr	x9, [x9, _AML_VIU_OSD_BLK_CFG_W4_V_END_SHIFT@GOTPAGEOFF]
Lloh95:
	ldr	w9, [x9]
Lloh96:
	adrp	x10, _AML_VIU_OSD_BLK_CFG_W4_V_END_MASK@GOTPAGE
Lloh97:
	ldr	x10, [x10, _AML_VIU_OSD_BLK_CFG_W4_V_END_MASK@GOTPAGEOFF]
	lsl	w8, w8, w9
Lloh98:
	ldr	w9, [x10]
	and	w2, w8, w9
Lloh99:
	adrp	x8, _AML_VIU_OSD1_BLK0_CFG_W4_REG@GOTPAGE
Lloh100:
	ldr	x8, [x8, _AML_VIU_OSD1_BLK0_CFG_W4_REG@GOTPAGEOFF]
Lloh101:
	ldr	w1, [x8]
	mov	x0, x19
	bl	_VIU_WRITE_4
	ldr	w1, [x23]
	mov	x0, x19
	bl	_VIU_READ_4
Lloh102:
	adrp	x8, _AML_VIU_OSD_CTRL_OSD_BLK_EN_MASK@GOTPAGE
Lloh103:
	ldr	x8, [x8, _AML_VIU_OSD_CTRL_OSD_BLK_EN_MASK@GOTPAGEOFF]
Lloh104:
	ldr	w8, [x8]
Lloh105:
	adrp	x9, _AML_VIU_OSD_CTRL_OSD_BLK_EN_SHIFT@GOTPAGE
Lloh106:
	ldr	x9, [x9, _AML_VIU_OSD_CTRL_OSD_BLK_EN_SHIFT@GOTPAGEOFF]
	bic	w8, w0, w8
Lloh107:
	ldr	w9, [x9]
	mov	w10, #1
	lsl	w9, w10, w9
	orr	w2, w9, w8
	ldr	w1, [x23]
	mov	x0, x19
	bl	_VIU_WRITE_4
	ldr	w1, [x21]
	mov	x0, x19
	bl	_VPP_READ_4
	ldr	w8, [x22]
	orr	w2, w8, w0
	ldr	w1, [x21]
	mov	x0, x19
	ldp	x29, x30, [sp, #48]             ; 16-byte Folded Reload
	ldp	x20, x19, [sp, #32]             ; 16-byte Folded Reload
	ldp	x22, x21, [sp, #16]             ; 16-byte Folded Reload
	ldp	x24, x23, [sp], #64             ; 16-byte Folded Reload
	b	_VPP_WRITE_4
	.loh AdrpLdrGotLdr	Lloh105, Lloh106, Lloh107
	.loh AdrpLdrGotLdr	Lloh102, Lloh103, Lloh104
	.loh AdrpLdrGotLdr	Lloh99, Lloh100, Lloh101
	.loh AdrpLdrGotLdr	Lloh96, Lloh97, Lloh98
	.loh AdrpLdrGotLdr	Lloh93, Lloh94, Lloh95
	.loh AdrpLdrGotLdr	Lloh90, Lloh91, Lloh92
	.loh AdrpLdrGotLdr	Lloh87, Lloh88, Lloh89
	.loh AdrpLdrGotLdr	Lloh84, Lloh85, Lloh86
	.loh AdrpLdrGotLdr	Lloh81, Lloh82, Lloh83
	.loh AdrpLdrGotLdr	Lloh78, Lloh79, Lloh80
	.loh AdrpLdrGotLdr	Lloh75, Lloh76, Lloh77
	.loh AdrpLdrGotLdr	Lloh72, Lloh73, Lloh74
	.loh AdrpLdrGotLdr	Lloh69, Lloh70, Lloh71
	.loh AdrpLdrGotLdr	Lloh66, Lloh67, Lloh68
	.loh AdrpLdrGotLdr	Lloh63, Lloh64, Lloh65
	.loh AdrpLdrGotLdr	Lloh60, Lloh61, Lloh62
	.loh AdrpLdrGotLdr	Lloh57, Lloh58, Lloh59
	.loh AdrpLdrGotLdr	Lloh54, Lloh55, Lloh56
	.loh AdrpLdrGotLdr	Lloh51, Lloh52, Lloh53
	.loh AdrpLdrGotLdr	Lloh48, Lloh49, Lloh50
	.loh AdrpLdrGotLdr	Lloh45, Lloh46, Lloh47
	.loh AdrpLdrGotLdr	Lloh42, Lloh43, Lloh44
	.loh AdrpLdrGot	Lloh40, Lloh41
	.loh AdrpLdrGotLdr	Lloh37, Lloh38, Lloh39
	.loh AdrpLdrGotLdr	Lloh34, Lloh35, Lloh36
	.loh AdrpLdrGotLdr	Lloh31, Lloh32, Lloh33
	.loh AdrpLdrGotLdr	Lloh28, Lloh29, Lloh30
	.loh AdrpLdrGotLdr	Lloh25, Lloh26, Lloh27
	.loh AdrpLdrGot	Lloh23, Lloh24
	.loh AdrpLdrGotLdr	Lloh20, Lloh21, Lloh22
	.loh AdrpLdrGotLdr	Lloh17, Lloh18, Lloh19
	.loh AdrpLdrGot	Lloh15, Lloh16
	.loh AdrpLdrGotLdr	Lloh12, Lloh13, Lloh14
	.loh AdrpLdrGotLdr	Lloh9, Lloh10, Lloh11
	.loh AdrpLdrGotLdr	Lloh6, Lloh7, Lloh8
	.loh AdrpLdrGotLdr	Lloh3, Lloh4, Lloh5
	.loh AdrpLdrGotLdr	Lloh0, Lloh1, Lloh2
	.cfi_endproc
                                        ; -- End function
	.comm	_AML_VIU_OSD_FIFO_CTRL_DEPTH_SHIFT,4,2 ; @AML_VIU_OSD_FIFO_CTRL_DEPTH_SHIFT
	.comm	_AML_VIU_OSD_FIFO_CTRL_BURST_LEN_64,4,2 ; @AML_VIU_OSD_FIFO_CTRL_BURST_LEN_64
	.comm	_AML_VIU_OSD_FIFO_CTRL_HOLD_LINES_SHIFT,4,2 ; @AML_VIU_OSD_FIFO_CTRL_HOLD_LINES_SHIFT
	.comm	_AML_VIU_OSD1_FIFO_CTRL_REG,4,2 ; @AML_VIU_OSD1_FIFO_CTRL_REG
	.comm	_AML_VIU_OSD2_FIFO_CTRL_REG,4,2 ; @AML_VIU_OSD2_FIFO_CTRL_REG
	.comm	_AML_VPP_MISC_REG,4,2           ; @AML_VPP_MISC_REG
	.comm	_AML_VPP_MISC_PREBLEND_EN,4,2   ; @AML_VPP_MISC_PREBLEND_EN
	.comm	_AML_VPP_MISC_POSTBLEND_EN,4,2  ; @AML_VPP_MISC_POSTBLEND_EN
	.comm	_AML_VPP_MISC_OSD1_POSTBLEND,4,2 ; @AML_VPP_MISC_OSD1_POSTBLEND
	.comm	_AML_VPP_MISC_OSD2_POSTBLEND,4,2 ; @AML_VPP_MISC_OSD2_POSTBLEND
	.comm	_AML_VPP_MISC_VD1_POSTBLEND,4,2 ; @AML_VPP_MISC_VD1_POSTBLEND
	.comm	_AML_VPP_MISC_VD2_POSTBLEND,4,2 ; @AML_VPP_MISC_VD2_POSTBLEND
	.comm	_AML_VIU_OSD_CTRL_OSD_EN,4,2    ; @AML_VIU_OSD_CTRL_OSD_EN
	.comm	_AML_VIU_OSD_CTRL_GLOBAL_ALPHA_SHIFT,4,2 ; @AML_VIU_OSD_CTRL_GLOBAL_ALPHA_SHIFT
	.comm	_AML_VIU_OSD1_CTRL_REG,4,2      ; @AML_VIU_OSD1_CTRL_REG
	.comm	_AML_VIU_OSD2_CTRL_REG,4,2      ; @AML_VIU_OSD2_CTRL_REG
	.comm	_AML_CAV_OSD1_INDEX,4,2         ; @AML_CAV_OSD1_INDEX
	.comm	_AML_VIU_OSD_BLK_CFG_W0_INDEX_SHIFT,4,2 ; @AML_VIU_OSD_BLK_CFG_W0_INDEX_SHIFT
	.comm	_AML_VIU_OSD_BLK_CFG_W0_LITTLE_ENDIAN,4,2 ; @AML_VIU_OSD_BLK_CFG_W0_LITTLE_ENDIAN
	.comm	_AML_VIU_OSD_BLK_CFG_W0_BLKMODE_24,4,2 ; @AML_VIU_OSD_BLK_CFG_W0_BLKMODE_24
	.comm	_AML_VIU_OSD_BLK_CFG_W0_RGB_EN,4,2 ; @AML_VIU_OSD_BLK_CFG_W0_RGB_EN
	.comm	_AML_VIU_OSD_BLK_CFG_W0_CMATRIX_RGB,4,2 ; @AML_VIU_OSD_BLK_CFG_W0_CMATRIX_RGB
	.comm	_AML_VIU_OSD1_BLK0_CFG_W0_REG,4,2 ; @AML_VIU_OSD1_BLK0_CFG_W0_REG
	.comm	_AML_VIU_OSD_BLK_CFG_W1_X_END_SHIFT,4,2 ; @AML_VIU_OSD_BLK_CFG_W1_X_END_SHIFT
	.comm	_AML_VIU_OSD_BLK_CFG_W1_X_END_MASK,4,2 ; @AML_VIU_OSD_BLK_CFG_W1_X_END_MASK
	.comm	_AML_VIU_OSD_BLK_CFG_W1_X_START_SHIFT,4,2 ; @AML_VIU_OSD_BLK_CFG_W1_X_START_SHIFT
	.comm	_AML_VIU_OSD_BLK_CFG_W1_X_START_MASK,4,2 ; @AML_VIU_OSD_BLK_CFG_W1_X_START_MASK
	.comm	_AML_VIU_OSD1_BLK0_CFG_W1_REG,4,2 ; @AML_VIU_OSD1_BLK0_CFG_W1_REG
	.comm	_AML_VIU_OSD_BLK_CFG_W2_Y_END_SHIFT,4,2 ; @AML_VIU_OSD_BLK_CFG_W2_Y_END_SHIFT
	.comm	_AML_VIU_OSD_BLK_CFG_W2_Y_END_MASK,4,2 ; @AML_VIU_OSD_BLK_CFG_W2_Y_END_MASK
	.comm	_AML_VIU_OSD_BLK_CFG_W2_Y_START_SHIFT,4,2 ; @AML_VIU_OSD_BLK_CFG_W2_Y_START_SHIFT
	.comm	_AML_VIU_OSD_BLK_CFG_W2_Y_START_MASK,4,2 ; @AML_VIU_OSD_BLK_CFG_W2_Y_START_MASK
	.comm	_AML_VIU_OSD1_BLK0_CFG_W2_REG,4,2 ; @AML_VIU_OSD1_BLK0_CFG_W2_REG
	.comm	_AML_VIU_OSD_BLK_CFG_W3_H_END_SHIFT,4,2 ; @AML_VIU_OSD_BLK_CFG_W3_H_END_SHIFT
	.comm	_AML_VIU_OSD_BLK_CFG_W3_H_END_MASK,4,2 ; @AML_VIU_OSD_BLK_CFG_W3_H_END_MASK
	.comm	_AML_VIU_OSD_BLK_CFG_W3_H_START_SHIFT,4,2 ; @AML_VIU_OSD_BLK_CFG_W3_H_START_SHIFT
	.comm	_AML_VIU_OSD_BLK_CFG_W3_H_START_MASK,4,2 ; @AML_VIU_OSD_BLK_CFG_W3_H_START_MASK
	.comm	_AML_VIU_OSD1_BLK0_CFG_W3_REG,4,2 ; @AML_VIU_OSD1_BLK0_CFG_W3_REG
	.comm	_AML_VIU_OSD_BLK_CFG_W4_V_END_SHIFT,4,2 ; @AML_VIU_OSD_BLK_CFG_W4_V_END_SHIFT
	.comm	_AML_VIU_OSD_BLK_CFG_W4_V_END_MASK,4,2 ; @AML_VIU_OSD_BLK_CFG_W4_V_END_MASK
	.comm	_AML_VIU_OSD_BLK_CFG_W4_V_START_SHIFT,4,2 ; @AML_VIU_OSD_BLK_CFG_W4_V_START_SHIFT
	.comm	_AML_VIU_OSD_BLK_CFG_W4_V_START_MASK,4,2 ; @AML_VIU_OSD_BLK_CFG_W4_V_START_MASK
	.comm	_AML_VIU_OSD1_BLK0_CFG_W4_REG,4,2 ; @AML_VIU_OSD1_BLK0_CFG_W4_REG
	.comm	_AML_VIU_OSD_CTRL_OSD_BLK_EN_MASK,4,2 ; @AML_VIU_OSD_CTRL_OSD_BLK_EN_MASK
	.comm	_AML_VIU_OSD_CTRL_OSD_BLK_EN_SHIFT,4,2 ; @AML_VIU_OSD_CTRL_OSD_BLK_EN_SHIFT
	.no_dead_strip	_aml8726_fb_cfg_video
.subsections_via_symbols
