	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.globl	_pci_cfgregwrite                ## -- Begin function pci_cfgregwrite
	.p2align	4, 0x90
_pci_cfgregwrite:                       ## @pci_cfgregwrite
	.cfi_startproc
## %bb.0:
	pushq	%rbp
	.cfi_def_cfa_offset 16
	.cfi_offset %rbp, -16
	movq	%rsp, %rbp
	.cfi_def_cfa_register %rbp
	movq	_cfgmech@GOTPCREL(%rip), %rax
	movq	(%rax), %r10
	movq	_CFGMECH_PCIE@GOTPCREL(%rip), %rax
	cmpq	(%rax), %r10
	jne	LBB0_6
## %bb.1:
	movq	_pcie_minbus@GOTPCREL(%rip), %rax
	cmpl	%edi, (%rax)
	jg	LBB0_6
## %bb.2:
	movq	_pcie_maxbus@GOTPCREL(%rip), %rax
	cmpl	%edi, (%rax)
	jl	LBB0_6
## %bb.3:
	testl	%edi, %edi
	jne	LBB0_5
## %bb.4:
	movq	_pcie_badslots@GOTPCREL(%rip), %rax
	movl	(%rax), %eax
	btl	%esi, %eax
	jae	LBB0_5
LBB0_6:
	popq	%rbp
	jmp	_pcireg_cfgwrite                ## TAILCALL
LBB0_5:
	popq	%rbp
	jmp	_pciereg_cfgwrite               ## TAILCALL
	.cfi_endproc
                                        ## -- End function
	.comm	_cfgmech,8,3                    ## @cfgmech
	.comm	_CFGMECH_PCIE,8,3               ## @CFGMECH_PCIE
	.comm	_pcie_minbus,4,2                ## @pcie_minbus
	.comm	_pcie_maxbus,4,2                ## @pcie_maxbus
	.comm	_pcie_badslots,4,2              ## @pcie_badslots
.subsections_via_symbols

	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.globl	_pci_cfgregwrite                ; -- Begin function pci_cfgregwrite
	.p2align	2
_pci_cfgregwrite:                       ; @pci_cfgregwrite
	.cfi_startproc
; %bb.0:
Lloh0:
	adrp	x8, _cfgmech@GOTPAGE
Lloh1:
	ldr	x8, [x8, _cfgmech@GOTPAGEOFF]
Lloh2:
	ldr	x8, [x8]
Lloh3:
	adrp	x9, _CFGMECH_PCIE@GOTPAGE
Lloh4:
	ldr	x9, [x9, _CFGMECH_PCIE@GOTPAGEOFF]
Lloh5:
	ldr	x9, [x9]
Lloh6:
	adrp	x10, _pcie_minbus@GOTPAGE
Lloh7:
	ldr	x10, [x10, _pcie_minbus@GOTPAGEOFF]
Lloh8:
	ldr	w10, [x10]
Lloh9:
	adrp	x11, _pcie_maxbus@GOTPAGE
Lloh10:
	ldr	x11, [x11, _pcie_maxbus@GOTPAGEOFF]
Lloh11:
	ldr	w11, [x11]
	cmp	x8, x9
	ccmp	w10, w0, #0, eq
	ccmp	w11, w0, #8, le
	b.ge	LBB0_2
LBB0_1:
	b	_pcireg_cfgwrite
LBB0_2:
	cbnz	w0, LBB0_4
; %bb.3:
Lloh12:
	adrp	x8, _pcie_badslots@GOTPAGE
Lloh13:
	ldr	x8, [x8, _pcie_badslots@GOTPAGEOFF]
Lloh14:
	ldr	w8, [x8]
	lsr	w8, w8, w1
	tbnz	w8, #0, LBB0_1
LBB0_4:
	b	_pciereg_cfgwrite
	.loh AdrpLdrGotLdr	Lloh9, Lloh10, Lloh11
	.loh AdrpLdrGotLdr	Lloh6, Lloh7, Lloh8
	.loh AdrpLdrGotLdr	Lloh3, Lloh4, Lloh5
	.loh AdrpLdrGotLdr	Lloh0, Lloh1, Lloh2
	.loh AdrpLdrGotLdr	Lloh12, Lloh13, Lloh14
	.cfi_endproc
                                        ; -- End function
	.comm	_cfgmech,8,3                    ; @cfgmech
	.comm	_CFGMECH_PCIE,8,3               ; @CFGMECH_PCIE
	.comm	_pcie_minbus,4,2                ; @pcie_minbus
	.comm	_pcie_maxbus,4,2                ; @pcie_maxbus
	.comm	_pcie_badslots,4,2              ; @pcie_badslots
.subsections_via_symbols
