	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	4, 0x90                         ## -- Begin function si_set_pcie_lane_width_in_smc
_si_set_pcie_lane_width_in_smc:         ## @si_set_pcie_lane_width_in_smc
	.cfi_startproc
## %bb.0:
	pushq	%rbp
	.cfi_def_cfa_offset 16
	.cfi_offset %rbp, -16
	movq	%rsp, %rbp
	.cfi_def_cfa_register %rbp
	pushq	%r14
	pushq	%rbx
	.cfi_offset %rbx, -32
	.cfi_offset %r14, -24
	movq	_ATOM_PPLIB_PCIE_LINK_WIDTH_MASK@GOTPCREL(%rip), %rax
	movl	(%rax), %ebx
	movl	(%rsi), %eax
	andl	%ebx, %eax
	movq	_ATOM_PPLIB_PCIE_LINK_WIDTH_SHIFT@GOTPCREL(%rip), %rcx
	movb	(%rcx), %cl
	sarl	%cl, %eax
	andl	(%rdx), %ebx
	sarl	%cl, %ebx
	cmpl	%ebx, %eax
	jne	LBB0_2
## %bb.1:
	popq	%rbx
	popq	%r14
	popq	%rbp
	retq
LBB0_2:
	movq	%rdi, %r14
	incl	%eax
	movslq	%eax, %rsi
	callq	_radeon_set_pcie_lanes
	movq	%r14, %rdi
	callq	_radeon_get_pcie_lanes
	movq	_SI_SMC_SOFT_REGISTER_non_ulv_pcie_link_width@GOTPCREL(%rip), %rcx
	movl	(%rcx), %esi
	movq	%r14, %rdi
	movq	%rax, %rdx
	popq	%rbx
	popq	%r14
	popq	%rbp
	jmp	_si_write_smc_soft_register     ## TAILCALL
	.cfi_endproc
                                        ## -- End function
	.comm	_ATOM_PPLIB_PCIE_LINK_WIDTH_MASK,4,2 ## @ATOM_PPLIB_PCIE_LINK_WIDTH_MASK
	.comm	_ATOM_PPLIB_PCIE_LINK_WIDTH_SHIFT,4,2 ## @ATOM_PPLIB_PCIE_LINK_WIDTH_SHIFT
	.comm	_SI_SMC_SOFT_REGISTER_non_ulv_pcie_link_width,4,2 ## @SI_SMC_SOFT_REGISTER_non_ulv_pcie_link_width
	.no_dead_strip	_si_set_pcie_lane_width_in_smc
.subsections_via_symbols

	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	2                               ; -- Begin function si_set_pcie_lane_width_in_smc
_si_set_pcie_lane_width_in_smc:         ; @si_set_pcie_lane_width_in_smc
	.cfi_startproc
; %bb.0:
	stp	x20, x19, [sp, #-32]!           ; 16-byte Folded Spill
	.cfi_def_cfa_offset 32
	stp	x29, x30, [sp, #16]             ; 16-byte Folded Spill
	add	x29, sp, #16
	.cfi_def_cfa w29, 16
	.cfi_offset w30, -8
	.cfi_offset w29, -16
	.cfi_offset w19, -24
	.cfi_offset w20, -32
	ldr	w8, [x1]
Lloh0:
	adrp	x9, _ATOM_PPLIB_PCIE_LINK_WIDTH_MASK@GOTPAGE
Lloh1:
	ldr	x9, [x9, _ATOM_PPLIB_PCIE_LINK_WIDTH_MASK@GOTPAGEOFF]
Lloh2:
	ldr	w9, [x9]
	and	w8, w9, w8
Lloh3:
	adrp	x10, _ATOM_PPLIB_PCIE_LINK_WIDTH_SHIFT@GOTPAGE
Lloh4:
	ldr	x10, [x10, _ATOM_PPLIB_PCIE_LINK_WIDTH_SHIFT@GOTPAGEOFF]
Lloh5:
	ldr	w10, [x10]
	asr	w8, w8, w10
	ldr	w11, [x2]
	and	w9, w11, w9
	asr	w9, w9, w10
	cmp	w8, w9
	b.ne	LBB0_2
; %bb.1:
	ldp	x29, x30, [sp, #16]             ; 16-byte Folded Reload
	ldp	x20, x19, [sp], #32             ; 16-byte Folded Reload
	ret
LBB0_2:
	mov	x19, x0
	add	w8, w8, #1
	sxtw	x1, w8
	bl	_radeon_set_pcie_lanes
	mov	x0, x19
	bl	_radeon_get_pcie_lanes
	mov	x2, x0
Lloh6:
	adrp	x8, _SI_SMC_SOFT_REGISTER_non_ulv_pcie_link_width@GOTPAGE
Lloh7:
	ldr	x8, [x8, _SI_SMC_SOFT_REGISTER_non_ulv_pcie_link_width@GOTPAGEOFF]
Lloh8:
	ldr	w1, [x8]
	mov	x0, x19
	ldp	x29, x30, [sp, #16]             ; 16-byte Folded Reload
	ldp	x20, x19, [sp], #32             ; 16-byte Folded Reload
	b	_si_write_smc_soft_register
	.loh AdrpLdrGotLdr	Lloh3, Lloh4, Lloh5
	.loh AdrpLdrGotLdr	Lloh0, Lloh1, Lloh2
	.loh AdrpLdrGotLdr	Lloh6, Lloh7, Lloh8
	.cfi_endproc
                                        ; -- End function
	.comm	_ATOM_PPLIB_PCIE_LINK_WIDTH_MASK,4,2 ; @ATOM_PPLIB_PCIE_LINK_WIDTH_MASK
	.comm	_ATOM_PPLIB_PCIE_LINK_WIDTH_SHIFT,4,2 ; @ATOM_PPLIB_PCIE_LINK_WIDTH_SHIFT
	.comm	_SI_SMC_SOFT_REGISTER_non_ulv_pcie_link_width,4,2 ; @SI_SMC_SOFT_REGISTER_non_ulv_pcie_link_width
	.no_dead_strip	_si_set_pcie_lane_width_in_smc
.subsections_via_symbols
