	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.globl	_r600_power_level_set_pcie_gen2 ## -- Begin function r600_power_level_set_pcie_gen2
	.p2align	4, 0x90
_r600_power_level_set_pcie_gen2:        ## @r600_power_level_set_pcie_gen2
	.cfi_startproc
## %bb.0:
	pushq	%rbp
	.cfi_def_cfa_offset 16
	.cfi_offset %rbp, -16
	movq	%rsp, %rbp
	.cfi_def_cfa_register %rbp
	testl	%edx, %edx
	movq	_CTXSW_FREQ_GEN2PCIE_VOLT@GOTPCREL(%rip), %rax
	movl	(%rax), %eax
	cmovnel	%eax, %edx
                                        ## kill: def $esi killed $esi def $rsi
	movq	_CTXSW_PROFILE_INDEX@GOTPCREL(%rip), %rcx
	leal	(,%rsi,4), %edi
	notl	%edi
	andl	$12, %edi
	addq	(%rcx), %rdi
	notl	%eax
	movl	%edx, %esi
	movl	%eax, %edx
	popq	%rbp
	jmp	_WREG32_P                       ## TAILCALL
	.cfi_endproc
                                        ## -- End function
	.comm	_CTXSW_FREQ_GEN2PCIE_VOLT,4,2   ## @CTXSW_FREQ_GEN2PCIE_VOLT
	.comm	_CTXSW_PROFILE_INDEX,8,3        ## @CTXSW_PROFILE_INDEX
.subsections_via_symbols

	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.globl	_r600_power_level_set_pcie_gen2 ; -- Begin function r600_power_level_set_pcie_gen2
	.p2align	2
_r600_power_level_set_pcie_gen2:        ; @r600_power_level_set_pcie_gen2
	.cfi_startproc
; %bb.0:
Lloh0:
	adrp	x8, _CTXSW_FREQ_GEN2PCIE_VOLT@GOTPAGE
Lloh1:
	ldr	x8, [x8, _CTXSW_FREQ_GEN2PCIE_VOLT@GOTPAGEOFF]
Lloh2:
	ldr	w9, [x8]
	cmp	w2, #0
	csel	w8, wzr, w9, eq
Lloh3:
	adrp	x10, _CTXSW_PROFILE_INDEX@GOTPAGE
Lloh4:
	ldr	x10, [x10, _CTXSW_PROFILE_INDEX@GOTPAGEOFF]
Lloh5:
	ldr	x10, [x10]
	mov	w11, #12
	bic	w11, w11, w1, lsl #2
	add	x0, x10, x11
	mvn	w2, w9
	mov	x1, x8
	b	_WREG32_P
	.loh AdrpLdrGotLdr	Lloh3, Lloh4, Lloh5
	.loh AdrpLdrGotLdr	Lloh0, Lloh1, Lloh2
	.cfi_endproc
                                        ; -- End function
	.comm	_CTXSW_FREQ_GEN2PCIE_VOLT,4,2   ; @CTXSW_FREQ_GEN2PCIE_VOLT
	.comm	_CTXSW_PROFILE_INDEX,8,3        ; @CTXSW_PROFILE_INDEX
.subsections_via_symbols
