	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	4, 0x90                         ## -- Begin function nv_pcie_gen3_enable
_nv_pcie_gen3_enable:                   ## @nv_pcie_gen3_enable
	.cfi_startproc
## %bb.0:
	pushq	%rbp
	.cfi_def_cfa_offset 16
	.cfi_offset %rbp, -16
	movq	%rsp, %rbp
	.cfi_def_cfa_register %rbp
	movq	8(%rdi), %rax
	movl	(%rax), %edi
	popq	%rbp
	jmp	_pci_is_root_bus                ## TAILCALL
	.cfi_endproc
                                        ## -- End function
	.comm	_amdgpu_pcie_gen2,8,3           ## @amdgpu_pcie_gen2
	.comm	_CAIL_PCIE_LINK_SPEED_SUPPORT_GEN2,4,2 ## @CAIL_PCIE_LINK_SPEED_SUPPORT_GEN2
	.comm	_CAIL_PCIE_LINK_SPEED_SUPPORT_GEN3,4,2 ## @CAIL_PCIE_LINK_SPEED_SUPPORT_GEN3
	.no_dead_strip	_nv_pcie_gen3_enable
.subsections_via_symbols

	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	2                               ; -- Begin function nv_pcie_gen3_enable
_nv_pcie_gen3_enable:                   ; @nv_pcie_gen3_enable
	.cfi_startproc
; %bb.0:
	ldr	x8, [x0, #8]
	ldr	w0, [x8]
	b	_pci_is_root_bus
	.cfi_endproc
                                        ; -- End function
	.comm	_amdgpu_pcie_gen2,8,3           ; @amdgpu_pcie_gen2
	.comm	_CAIL_PCIE_LINK_SPEED_SUPPORT_GEN2,4,2 ; @CAIL_PCIE_LINK_SPEED_SUPPORT_GEN2
	.comm	_CAIL_PCIE_LINK_SPEED_SUPPORT_GEN3,4,2 ; @CAIL_PCIE_LINK_SPEED_SUPPORT_GEN3
	.no_dead_strip	_nv_pcie_gen3_enable
.subsections_via_symbols
