	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.globl	_t4_sge_decode_idma_state       ## -- Begin function t4_sge_decode_idma_state
	.p2align	4, 0x90
_t4_sge_decode_idma_state:              ## @t4_sge_decode_idma_state
	.cfi_startproc
## %bb.0:
	pushq	%rbp
	.cfi_def_cfa_offset 16
	.cfi_offset %rbp, -16
	movq	%rsp, %rbp
	.cfi_def_cfa_register %rbp
	pushq	%r15
	pushq	%r14
	pushq	%r13
	pushq	%r12
	pushq	%rbx
	pushq	%rax
	.cfi_offset %rbx, -56
	.cfi_offset %r12, -48
	.cfi_offset %r13, -40
	.cfi_offset %r14, -32
	.cfi_offset %r15, -24
	movl	%esi, %r14d
	movq	%rdi, %r12
	movl	(%rdi), %edi
	callq	_CHELSIO_CHIP_VERSION
                                        ## kill: def $eax killed $eax def $rax
	leal	-131(%rax), %ecx
	cmpl	$3, %ecx
	jae	LBB0_8
## %bb.1:
	movslq	%ecx, %rax
	leaq	l_reltable.t4_sge_decode_idma_state(%rip), %rcx
	movslq	(%rcx,%rax,4), %rdi
	addq	%rcx, %rdi
	callq	_ARRAY_SIZE
	movl	(%r12), %edi
	callq	_is_t4
	testq	%rax, %rax
	leaq	_t4_sge_decode_idma_state.t5_decode(%rip), %rax
	leaq	_t4_sge_decode_idma_state.t4_decode(%rip), %r15
	cmoveq	%rax, %r15
	movq	%r15, %rdi
	callq	_ARRAY_SIZE
	cmpl	%r14d, %eax
	jle	LBB0_3
## %bb.2:
	movslq	%r14d, %rax
	movq	(%r15,%rax,8), %rdx
	leaq	L_.str.39(%rip), %rsi
	movq	%r12, %rdi
	xorl	%eax, %eax
	callq	_CH_WARN
	jmp	LBB0_4
LBB0_8:
	movl	4(%r12), %edi
	leaq	L_.str.38(%rip), %rsi
	movl	%eax, %edx
	addq	$8, %rsp
	popq	%rbx
	popq	%r12
	popq	%r13
	popq	%r14
	popq	%r15
	popq	%rbp
	jmp	_dev_err                        ## TAILCALL
LBB0_3:
	leaq	L_.str.40(%rip), %rsi
	movq	%r12, %rdi
	movl	%r14d, %edx
	xorl	%eax, %eax
	callq	_CH_WARN
LBB0_4:
	leaq	_t4_sge_decode_idma_state.sge_regs(%rip), %rdi
	callq	_ARRAY_SIZE
	testl	%eax, %eax
	jle	LBB0_7
## %bb.5:
	leaq	L_.str.41(%rip), %r15
	leaq	_t4_sge_decode_idma_state.sge_regs(%rip), %rbx
	xorl	%r14d, %r14d
	.p2align	4, 0x90
LBB0_6:                                 ## =>This Inner Loop Header: Depth=1
	movq	(%rbx), %r13
	movq	%r12, %rdi
	movq	%r13, %rsi
	callq	_t4_read_reg
	movq	%r12, %rdi
	movq	%r15, %rsi
	movq	%r13, %rdx
	movl	%eax, %ecx
	xorl	%eax, %eax
	callq	_CH_WARN
	incq	%r14
	leaq	_t4_sge_decode_idma_state.sge_regs(%rip), %rdi
	callq	_ARRAY_SIZE
	cltq
	addq	$8, %rbx
	cmpq	%rax, %r14
	jl	LBB0_6
LBB0_7:
	addq	$8, %rsp
	popq	%rbx
	popq	%r12
	popq	%r13
	popq	%r14
	popq	%r15
	popq	%rbp
	retq
	.cfi_endproc
                                        ## -- End function
	.section	__DATA,__const
	.p2align	4                               ## @t4_sge_decode_idma_state.t4_decode
_t4_sge_decode_idma_state.t4_decode:
	.quad	L_.str
	.quad	L_.str.1
	.quad	L_.str.2
	.quad	L_.str.3
	.quad	L_.str.4
	.quad	L_.str.5
	.quad	L_.str.6
	.quad	L_.str.7
	.quad	L_.str.8
	.quad	L_.str.9
	.quad	L_.str.10
	.quad	L_.str.11
	.quad	L_.str.12
	.quad	L_.str.13
	.quad	L_.str.14
	.quad	L_.str.15
	.quad	L_.str.16
	.quad	L_.str.17
	.quad	L_.str.18
	.quad	L_.str.19
	.quad	L_.str.20
	.quad	L_.str.21
	.quad	L_.str.22
	.quad	L_.str.23
	.quad	L_.str.24
	.quad	L_.str.25
	.quad	L_.str.26
	.quad	L_.str.27
	.quad	L_.str.28
	.quad	L_.str.29
	.quad	L_.str.30
	.quad	L_.str.31
	.quad	L_.str.32
	.quad	L_.str.33
	.quad	L_.str.34

	.section	__TEXT,__cstring,cstring_literals
L_.str:                                 ## @.str
	.asciz	"IDMA_IDLE"

L_.str.1:                               ## @.str.1
	.asciz	"IDMA_PUSH_MORE_CPL_FIFO"

L_.str.2:                               ## @.str.2
	.asciz	"IDMA_PUSH_CPL_MSG_HEADER_TO_FIFO"

L_.str.3:                               ## @.str.3
	.asciz	"Not used"

L_.str.4:                               ## @.str.4
	.asciz	"IDMA_PHYSADDR_SEND_PCIEHDR"

L_.str.5:                               ## @.str.5
	.asciz	"IDMA_PHYSADDR_SEND_PAYLOAD_FIRST"

L_.str.6:                               ## @.str.6
	.asciz	"IDMA_PHYSADDR_SEND_PAYLOAD"

L_.str.7:                               ## @.str.7
	.asciz	"IDMA_SEND_FIFO_TO_IMSG"

L_.str.8:                               ## @.str.8
	.asciz	"IDMA_FL_REQ_DATA_FL_PREP"

L_.str.9:                               ## @.str.9
	.asciz	"IDMA_FL_REQ_DATA_FL"

L_.str.10:                              ## @.str.10
	.asciz	"IDMA_FL_DROP"

L_.str.11:                              ## @.str.11
	.asciz	"IDMA_FL_H_REQ_HEADER_FL"

L_.str.12:                              ## @.str.12
	.asciz	"IDMA_FL_H_SEND_PCIEHDR"

L_.str.13:                              ## @.str.13
	.asciz	"IDMA_FL_H_PUSH_CPL_FIFO"

L_.str.14:                              ## @.str.14
	.asciz	"IDMA_FL_H_SEND_CPL"

L_.str.15:                              ## @.str.15
	.asciz	"IDMA_FL_H_SEND_IP_HDR_FIRST"

L_.str.16:                              ## @.str.16
	.asciz	"IDMA_FL_H_SEND_IP_HDR"

L_.str.17:                              ## @.str.17
	.asciz	"IDMA_FL_H_REQ_NEXT_HEADER_FL"

L_.str.18:                              ## @.str.18
	.asciz	"IDMA_FL_H_SEND_NEXT_PCIEHDR"

L_.str.19:                              ## @.str.19
	.asciz	"IDMA_FL_H_SEND_IP_HDR_PADDING"

L_.str.20:                              ## @.str.20
	.asciz	"IDMA_FL_D_SEND_PCIEHDR"

L_.str.21:                              ## @.str.21
	.asciz	"IDMA_FL_D_SEND_CPL_AND_IP_HDR"

L_.str.22:                              ## @.str.22
	.asciz	"IDMA_FL_D_REQ_NEXT_DATA_FL"

L_.str.23:                              ## @.str.23
	.asciz	"IDMA_FL_SEND_PCIEHDR"

L_.str.24:                              ## @.str.24
	.asciz	"IDMA_FL_PUSH_CPL_FIFO"

L_.str.25:                              ## @.str.25
	.asciz	"IDMA_FL_SEND_CPL"

L_.str.26:                              ## @.str.26
	.asciz	"IDMA_FL_SEND_PAYLOAD_FIRST"

L_.str.27:                              ## @.str.27
	.asciz	"IDMA_FL_SEND_PAYLOAD"

L_.str.28:                              ## @.str.28
	.asciz	"IDMA_FL_REQ_NEXT_DATA_FL"

L_.str.29:                              ## @.str.29
	.asciz	"IDMA_FL_SEND_NEXT_PCIEHDR"

L_.str.30:                              ## @.str.30
	.asciz	"IDMA_FL_SEND_PADDING"

L_.str.31:                              ## @.str.31
	.asciz	"IDMA_FL_SEND_COMPLETION_TO_IMSG"

L_.str.32:                              ## @.str.32
	.asciz	"IDMA_FL_SEND_FIFO_TO_IMSG"

L_.str.33:                              ## @.str.33
	.asciz	"IDMA_FL_REQ_DATAFL_DONE"

L_.str.34:                              ## @.str.34
	.asciz	"IDMA_FL_REQ_HEADERFL_DONE"

	.section	__DATA,__const
	.p2align	4                               ## @t4_sge_decode_idma_state.t5_decode
_t4_sge_decode_idma_state.t5_decode:
	.quad	L_.str
	.quad	L_.str.35
	.quad	L_.str.1
	.quad	L_.str.2
	.quad	L_.str.36
	.quad	L_.str.4
	.quad	L_.str.5
	.quad	L_.str.6
	.quad	L_.str.7
	.quad	L_.str.9
	.quad	L_.str.10
	.quad	L_.str.37
	.quad	L_.str.11
	.quad	L_.str.12
	.quad	L_.str.13
	.quad	L_.str.14
	.quad	L_.str.15
	.quad	L_.str.16
	.quad	L_.str.17
	.quad	L_.str.18
	.quad	L_.str.19
	.quad	L_.str.20
	.quad	L_.str.21
	.quad	L_.str.22
	.quad	L_.str.23
	.quad	L_.str.24
	.quad	L_.str.25
	.quad	L_.str.26
	.quad	L_.str.27
	.quad	L_.str.28
	.quad	L_.str.29
	.quad	L_.str.30
	.quad	L_.str.31

	.section	__TEXT,__cstring,cstring_literals
L_.str.35:                              ## @.str.35
	.asciz	"IDMA_ALMOST_IDLE"

L_.str.36:                              ## @.str.36
	.asciz	"IDMA_SGEFLRFLUSH_SEND_PCIEHDR"

L_.str.37:                              ## @.str.37
	.asciz	"IDMA_FL_DROP_SEND_INC"

	.section	__DATA,__const
	.p2align	4                               ## @t4_sge_decode_idma_state.t6_decode
_t4_sge_decode_idma_state.t6_decode:
	.quad	L_.str
	.quad	L_.str.1
	.quad	L_.str.2
	.quad	L_.str.36
	.quad	L_.str.4
	.quad	L_.str.5
	.quad	L_.str.6
	.quad	L_.str.9
	.quad	L_.str.10
	.quad	L_.str.37
	.quad	L_.str.11
	.quad	L_.str.12
	.quad	L_.str.13
	.quad	L_.str.14
	.quad	L_.str.15
	.quad	L_.str.16
	.quad	L_.str.17
	.quad	L_.str.18
	.quad	L_.str.19
	.quad	L_.str.20
	.quad	L_.str.21
	.quad	L_.str.22
	.quad	L_.str.23
	.quad	L_.str.24
	.quad	L_.str.25
	.quad	L_.str.26
	.quad	L_.str.27
	.quad	L_.str.28
	.quad	L_.str.29
	.quad	L_.str.30
	.quad	L_.str.31

	.section	__TEXT,__const
	.p2align	4                               ## @t4_sge_decode_idma_state.sge_regs
_t4_sge_decode_idma_state.sge_regs:
	.quad	129
	.quad	128
	.quad	130

	.section	__TEXT,__cstring,cstring_literals
L_.str.38:                              ## @.str.38
	.asciz	"Unsupported chip version %d\n"

L_.str.39:                              ## @.str.39
	.asciz	"idma state %s\n"

L_.str.40:                              ## @.str.40
	.asciz	"idma state %d unknown\n"

L_.str.41:                              ## @.str.41
	.asciz	"SGE register %#x value %#x\n"

	.section	__TEXT,__const
	.p2align	2                               ## @reltable.t4_sge_decode_idma_state
l_reltable.t4_sge_decode_idma_state:
	.long	_t4_sge_decode_idma_state.t6_decode-l_reltable.t4_sge_decode_idma_state
	.long	_t4_sge_decode_idma_state.t5_decode-l_reltable.t4_sge_decode_idma_state
	.long	_t4_sge_decode_idma_state.t4_decode-l_reltable.t4_sge_decode_idma_state

.subsections_via_symbols

	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.globl	_t4_sge_decode_idma_state       ; -- Begin function t4_sge_decode_idma_state
	.p2align	2
_t4_sge_decode_idma_state:              ; @t4_sge_decode_idma_state
	.cfi_startproc
; %bb.0:
	sub	sp, sp, #80
	.cfi_def_cfa_offset 80
	stp	x24, x23, [sp, #16]             ; 16-byte Folded Spill
	stp	x22, x21, [sp, #32]             ; 16-byte Folded Spill
	stp	x20, x19, [sp, #48]             ; 16-byte Folded Spill
	stp	x29, x30, [sp, #64]             ; 16-byte Folded Spill
	add	x29, sp, #64
	.cfi_def_cfa w29, 16
	.cfi_offset w30, -8
	.cfi_offset w29, -16
	.cfi_offset w19, -24
	.cfi_offset w20, -32
	.cfi_offset w21, -40
	.cfi_offset w22, -48
	.cfi_offset w23, -56
	.cfi_offset w24, -64
	mov	x20, x1
	mov	x19, x0
	ldr	w0, [x0]
	bl	_CHELSIO_CHIP_VERSION
	sub	w8, w0, #131
	cmp	w8, #3
	b.hs	LBB0_3
; %bb.1:
Lloh0:
	adrp	x9, l_switch.table.t4_sge_decode_idma_state@PAGE
Lloh1:
	add	x9, x9, l_switch.table.t4_sge_decode_idma_state@PAGEOFF
	ldr	x0, [x9, w8, sxtw #3]
	bl	_ARRAY_SIZE
	ldr	w0, [x19]
	bl	_is_t4
Lloh2:
	adrp	x8, _t4_sge_decode_idma_state.t4_decode@PAGE
Lloh3:
	add	x8, x8, _t4_sge_decode_idma_state.t4_decode@PAGEOFF
Lloh4:
	adrp	x9, _t4_sge_decode_idma_state.t5_decode@PAGE
Lloh5:
	add	x9, x9, _t4_sge_decode_idma_state.t5_decode@PAGEOFF
	cmp	x0, #0
	csel	x21, x9, x8, eq
	mov	x0, x21
	bl	_ARRAY_SIZE
	cmp	w0, w20
	b.le	LBB0_4
; %bb.2:
	ldr	x8, [x21, w20, sxtw #3]
	str	x8, [sp]
Lloh6:
	adrp	x1, l_.str.39@PAGE
Lloh7:
	add	x1, x1, l_.str.39@PAGEOFF
	b	LBB0_5
LBB0_3:
	mov	x2, x0
	ldr	w0, [x19, #4]
Lloh8:
	adrp	x1, l_.str.38@PAGE
Lloh9:
	add	x1, x1, l_.str.38@PAGEOFF
	ldp	x29, x30, [sp, #64]             ; 16-byte Folded Reload
	ldp	x20, x19, [sp, #48]             ; 16-byte Folded Reload
	ldp	x22, x21, [sp, #32]             ; 16-byte Folded Reload
	ldp	x24, x23, [sp, #16]             ; 16-byte Folded Reload
	add	sp, sp, #80
	b	_dev_err
LBB0_4:
	str	x20, [sp]
Lloh10:
	adrp	x1, l_.str.40@PAGE
Lloh11:
	add	x1, x1, l_.str.40@PAGEOFF
LBB0_5:
	mov	x0, x19
	bl	_CH_WARN
Lloh12:
	adrp	x20, _t4_sge_decode_idma_state.sge_regs@PAGE
Lloh13:
	add	x20, x20, _t4_sge_decode_idma_state.sge_regs@PAGEOFF
	mov	x0, x20
	bl	_ARRAY_SIZE
	cmp	w0, #1
	b.lt	LBB0_8
; %bb.6:
	mov	x23, #0
Lloh14:
	adrp	x21, l_.str.41@PAGE
Lloh15:
	add	x21, x21, l_.str.41@PAGEOFF
LBB0_7:                                 ; =>This Inner Loop Header: Depth=1
	ldr	x22, [x20, x23, lsl #3]
	mov	x0, x19
	mov	x1, x22
	bl	_t4_read_reg
                                        ; kill: def $w0 killed $w0 def $x0
	stp	x22, x0, [sp]
	mov	x0, x19
	mov	x1, x21
	bl	_CH_WARN
	add	x23, x23, #1
	mov	x0, x20
	bl	_ARRAY_SIZE
	cmp	x23, w0, sxtw
	b.lt	LBB0_7
LBB0_8:
	ldp	x29, x30, [sp, #64]             ; 16-byte Folded Reload
	ldp	x20, x19, [sp, #48]             ; 16-byte Folded Reload
	ldp	x22, x21, [sp, #32]             ; 16-byte Folded Reload
	ldp	x24, x23, [sp, #16]             ; 16-byte Folded Reload
	add	sp, sp, #80
	ret
	.loh AdrpAdd	Lloh4, Lloh5
	.loh AdrpAdd	Lloh2, Lloh3
	.loh AdrpAdd	Lloh0, Lloh1
	.loh AdrpAdd	Lloh6, Lloh7
	.loh AdrpAdd	Lloh8, Lloh9
	.loh AdrpAdd	Lloh10, Lloh11
	.loh AdrpAdd	Lloh12, Lloh13
	.loh AdrpAdd	Lloh14, Lloh15
	.cfi_endproc
                                        ; -- End function
	.section	__DATA,__const
	.p2align	3                               ; @t4_sge_decode_idma_state.t4_decode
_t4_sge_decode_idma_state.t4_decode:
	.quad	l_.str
	.quad	l_.str.1
	.quad	l_.str.2
	.quad	l_.str.3
	.quad	l_.str.4
	.quad	l_.str.5
	.quad	l_.str.6
	.quad	l_.str.7
	.quad	l_.str.8
	.quad	l_.str.9
	.quad	l_.str.10
	.quad	l_.str.11
	.quad	l_.str.12
	.quad	l_.str.13
	.quad	l_.str.14
	.quad	l_.str.15
	.quad	l_.str.16
	.quad	l_.str.17
	.quad	l_.str.18
	.quad	l_.str.19
	.quad	l_.str.20
	.quad	l_.str.21
	.quad	l_.str.22
	.quad	l_.str.23
	.quad	l_.str.24
	.quad	l_.str.25
	.quad	l_.str.26
	.quad	l_.str.27
	.quad	l_.str.28
	.quad	l_.str.29
	.quad	l_.str.30
	.quad	l_.str.31
	.quad	l_.str.32
	.quad	l_.str.33
	.quad	l_.str.34

	.section	__TEXT,__cstring,cstring_literals
l_.str:                                 ; @.str
	.asciz	"IDMA_IDLE"

l_.str.1:                               ; @.str.1
	.asciz	"IDMA_PUSH_MORE_CPL_FIFO"

l_.str.2:                               ; @.str.2
	.asciz	"IDMA_PUSH_CPL_MSG_HEADER_TO_FIFO"

l_.str.3:                               ; @.str.3
	.asciz	"Not used"

l_.str.4:                               ; @.str.4
	.asciz	"IDMA_PHYSADDR_SEND_PCIEHDR"

l_.str.5:                               ; @.str.5
	.asciz	"IDMA_PHYSADDR_SEND_PAYLOAD_FIRST"

l_.str.6:                               ; @.str.6
	.asciz	"IDMA_PHYSADDR_SEND_PAYLOAD"

l_.str.7:                               ; @.str.7
	.asciz	"IDMA_SEND_FIFO_TO_IMSG"

l_.str.8:                               ; @.str.8
	.asciz	"IDMA_FL_REQ_DATA_FL_PREP"

l_.str.9:                               ; @.str.9
	.asciz	"IDMA_FL_REQ_DATA_FL"

l_.str.10:                              ; @.str.10
	.asciz	"IDMA_FL_DROP"

l_.str.11:                              ; @.str.11
	.asciz	"IDMA_FL_H_REQ_HEADER_FL"

l_.str.12:                              ; @.str.12
	.asciz	"IDMA_FL_H_SEND_PCIEHDR"

l_.str.13:                              ; @.str.13
	.asciz	"IDMA_FL_H_PUSH_CPL_FIFO"

l_.str.14:                              ; @.str.14
	.asciz	"IDMA_FL_H_SEND_CPL"

l_.str.15:                              ; @.str.15
	.asciz	"IDMA_FL_H_SEND_IP_HDR_FIRST"

l_.str.16:                              ; @.str.16
	.asciz	"IDMA_FL_H_SEND_IP_HDR"

l_.str.17:                              ; @.str.17
	.asciz	"IDMA_FL_H_REQ_NEXT_HEADER_FL"

l_.str.18:                              ; @.str.18
	.asciz	"IDMA_FL_H_SEND_NEXT_PCIEHDR"

l_.str.19:                              ; @.str.19
	.asciz	"IDMA_FL_H_SEND_IP_HDR_PADDING"

l_.str.20:                              ; @.str.20
	.asciz	"IDMA_FL_D_SEND_PCIEHDR"

l_.str.21:                              ; @.str.21
	.asciz	"IDMA_FL_D_SEND_CPL_AND_IP_HDR"

l_.str.22:                              ; @.str.22
	.asciz	"IDMA_FL_D_REQ_NEXT_DATA_FL"

l_.str.23:                              ; @.str.23
	.asciz	"IDMA_FL_SEND_PCIEHDR"

l_.str.24:                              ; @.str.24
	.asciz	"IDMA_FL_PUSH_CPL_FIFO"

l_.str.25:                              ; @.str.25
	.asciz	"IDMA_FL_SEND_CPL"

l_.str.26:                              ; @.str.26
	.asciz	"IDMA_FL_SEND_PAYLOAD_FIRST"

l_.str.27:                              ; @.str.27
	.asciz	"IDMA_FL_SEND_PAYLOAD"

l_.str.28:                              ; @.str.28
	.asciz	"IDMA_FL_REQ_NEXT_DATA_FL"

l_.str.29:                              ; @.str.29
	.asciz	"IDMA_FL_SEND_NEXT_PCIEHDR"

l_.str.30:                              ; @.str.30
	.asciz	"IDMA_FL_SEND_PADDING"

l_.str.31:                              ; @.str.31
	.asciz	"IDMA_FL_SEND_COMPLETION_TO_IMSG"

l_.str.32:                              ; @.str.32
	.asciz	"IDMA_FL_SEND_FIFO_TO_IMSG"

l_.str.33:                              ; @.str.33
	.asciz	"IDMA_FL_REQ_DATAFL_DONE"

l_.str.34:                              ; @.str.34
	.asciz	"IDMA_FL_REQ_HEADERFL_DONE"

	.section	__DATA,__const
	.p2align	3                               ; @t4_sge_decode_idma_state.t5_decode
_t4_sge_decode_idma_state.t5_decode:
	.quad	l_.str
	.quad	l_.str.35
	.quad	l_.str.1
	.quad	l_.str.2
	.quad	l_.str.36
	.quad	l_.str.4
	.quad	l_.str.5
	.quad	l_.str.6
	.quad	l_.str.7
	.quad	l_.str.9
	.quad	l_.str.10
	.quad	l_.str.37
	.quad	l_.str.11
	.quad	l_.str.12
	.quad	l_.str.13
	.quad	l_.str.14
	.quad	l_.str.15
	.quad	l_.str.16
	.quad	l_.str.17
	.quad	l_.str.18
	.quad	l_.str.19
	.quad	l_.str.20
	.quad	l_.str.21
	.quad	l_.str.22
	.quad	l_.str.23
	.quad	l_.str.24
	.quad	l_.str.25
	.quad	l_.str.26
	.quad	l_.str.27
	.quad	l_.str.28
	.quad	l_.str.29
	.quad	l_.str.30
	.quad	l_.str.31

	.section	__TEXT,__cstring,cstring_literals
l_.str.35:                              ; @.str.35
	.asciz	"IDMA_ALMOST_IDLE"

l_.str.36:                              ; @.str.36
	.asciz	"IDMA_SGEFLRFLUSH_SEND_PCIEHDR"

l_.str.37:                              ; @.str.37
	.asciz	"IDMA_FL_DROP_SEND_INC"

	.section	__DATA,__const
	.p2align	3                               ; @t4_sge_decode_idma_state.t6_decode
_t4_sge_decode_idma_state.t6_decode:
	.quad	l_.str
	.quad	l_.str.1
	.quad	l_.str.2
	.quad	l_.str.36
	.quad	l_.str.4
	.quad	l_.str.5
	.quad	l_.str.6
	.quad	l_.str.9
	.quad	l_.str.10
	.quad	l_.str.37
	.quad	l_.str.11
	.quad	l_.str.12
	.quad	l_.str.13
	.quad	l_.str.14
	.quad	l_.str.15
	.quad	l_.str.16
	.quad	l_.str.17
	.quad	l_.str.18
	.quad	l_.str.19
	.quad	l_.str.20
	.quad	l_.str.21
	.quad	l_.str.22
	.quad	l_.str.23
	.quad	l_.str.24
	.quad	l_.str.25
	.quad	l_.str.26
	.quad	l_.str.27
	.quad	l_.str.28
	.quad	l_.str.29
	.quad	l_.str.30
	.quad	l_.str.31

	.section	__TEXT,__const
	.p2align	3                               ; @t4_sge_decode_idma_state.sge_regs
_t4_sge_decode_idma_state.sge_regs:
	.quad	129
	.quad	128
	.quad	130

	.section	__TEXT,__cstring,cstring_literals
l_.str.38:                              ; @.str.38
	.asciz	"Unsupported chip version %d\n"

l_.str.39:                              ; @.str.39
	.asciz	"idma state %s\n"

l_.str.40:                              ; @.str.40
	.asciz	"idma state %d unknown\n"

l_.str.41:                              ; @.str.41
	.asciz	"SGE register %#x value %#x\n"

	.section	__DATA,__const
	.p2align	3                               ; @switch.table.t4_sge_decode_idma_state
l_switch.table.t4_sge_decode_idma_state:
	.quad	_t4_sge_decode_idma_state.t6_decode
	.quad	_t4_sge_decode_idma_state.t5_decode
	.quad	_t4_sge_decode_idma_state.t4_decode

.subsections_via_symbols
