	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	4, 0x90                         ## -- Begin function rts5260_pwr_saving_setting
_rts5260_pwr_saving_setting:            ## @rts5260_pwr_saving_setting
	.cfi_startproc
## %bb.0:
	pushq	%rbp
	.cfi_def_cfa_offset 16
	.cfi_offset %rbp, -16
	movq	%rsp, %rbp
	.cfi_def_cfa_register %rbp
	pushq	%r15
	pushq	%r14
	pushq	%r13
	pushq	%r12
	pushq	%rbx
	pushq	%rax
	.cfi_offset %rbx, -56
	.cfi_offset %r12, -48
	.cfi_offset %r13, -40
	.cfi_offset %r14, -32
	.cfi_offset %r15, -24
	movq	%rdi, %r13
	movq	_ASPM_L1_1_EN@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	callq	_rtsx_check_dev_flag
	movl	%eax, %r14d
	movq	_PM_L1_1_EN@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movq	%r13, %rdi
	callq	_rtsx_check_dev_flag
	movl	%eax, %r15d
	movq	_ASPM_L1_2_EN@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movq	%r13, %rdi
	callq	_rtsx_check_dev_flag
	movl	%eax, %r12d
	movq	_PM_L1_2_EN@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movq	%r13, %rdi
	callq	_rtsx_check_dev_flag
	movl	%eax, %ebx
	movq	_ASPM_FORCE_CTL@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movq	%r13, %rdi
	movl	$255, %edx
	xorl	%ecx, %ecx
	callq	_rtsx_pci_write_register
	orl	%r12d, %ebx
	je	LBB0_2
## %bb.1:
	leaq	L_.str(%rip), %rsi
	movq	%r13, %rdi
	callq	_pcr_dbg
	movq	_PWR_GLOBAL_CTRL@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movq	_PCIE_L1_2_EN@GOTPCREL(%rip), %rax
	movl	(%rax), %ecx
	movq	%r13, %rdi
	movl	$255, %edx
	callq	_rtsx_pci_write_register
	movq	_RTS5260_DVCC_CTRL@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movq	_RTS5260_DVCC_OCP_EN@GOTPCREL(%rip), %rax
	movq	_RTS5260_DVCC_OCP_CL_EN@GOTPCREL(%rip), %rcx
	movl	(%rcx), %ecx
	orl	(%rax), %ecx
	movq	%r13, %rdi
	movl	%ecx, %edx
	callq	_rtsx_pci_write_register
	movq	_PCIE_L1_2_PD_FE_EN@GOTPCREL(%rip), %rax
	jmp	LBB0_5
LBB0_2:
	orl	%r14d, %r15d
	je	LBB0_4
## %bb.3:
	leaq	L_.str.1(%rip), %rsi
	movq	%r13, %rdi
	callq	_pcr_dbg
	movq	_PWR_GLOBAL_CTRL@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movq	_PCIE_L1_1_EN@GOTPCREL(%rip), %rax
	movl	(%rax), %ecx
	movq	%r13, %rdi
	movl	$255, %edx
	callq	_rtsx_pci_write_register
	movq	_PCIE_L1_1_PD_FE_EN@GOTPCREL(%rip), %rax
	jmp	LBB0_5
LBB0_4:
	leaq	L_.str.2(%rip), %rsi
	movq	%r13, %rdi
	callq	_pcr_dbg
	movq	_PWR_GLOBAL_CTRL@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movq	_PCIE_L1_0_EN@GOTPCREL(%rip), %rax
	movl	(%rax), %ecx
	movq	%r13, %rdi
	movl	$255, %edx
	callq	_rtsx_pci_write_register
	movq	_PCIE_L1_0_PD_FE_EN@GOTPCREL(%rip), %rax
LBB0_5:
	movq	_PWR_FE_CTL@GOTPCREL(%rip), %rcx
	movl	(%rcx), %esi
	movl	(%rax), %ecx
	movq	%r13, %rdi
	movl	$255, %edx
	callq	_rtsx_pci_write_register
	movq	_CFG_L1_0_PCIE_DPHY_RET_VALUE@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movq	_CFG_L1_0_RET_VALUE_DEFAULT@GOTPCREL(%rip), %rbx
	movl	(%rbx), %ecx
	movq	%r13, %rdi
	movl	$255, %edx
	callq	_rtsx_pci_write_register
	movq	_CFG_L1_0_PCIE_MAC_RET_VALUE@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movl	(%rbx), %ecx
	movq	%r13, %rdi
	movl	$255, %edx
	callq	_rtsx_pci_write_register
	movq	_CFG_L1_0_CRC_SD30_RET_VALUE@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movl	(%rbx), %ecx
	movq	%r13, %rdi
	movl	$255, %edx
	callq	_rtsx_pci_write_register
	movq	_CFG_L1_0_CRC_SD40_RET_VALUE@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movl	(%rbx), %ecx
	movq	%r13, %rdi
	movl	$255, %edx
	callq	_rtsx_pci_write_register
	movq	_CFG_L1_0_SYS_RET_VALUE@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movl	(%rbx), %ecx
	movq	%r13, %rdi
	movl	$255, %edx
	callq	_rtsx_pci_write_register
	movq	_CFG_PCIE_APHY_OFF_0@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movq	_CFG_PCIE_APHY_OFF_0_DEFAULT@GOTPCREL(%rip), %rax
	movl	(%rax), %ecx
	movq	%r13, %rdi
	movl	$255, %edx
	callq	_rtsx_pci_write_register
	movq	_CFG_PCIE_APHY_OFF_1@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movq	_CFG_PCIE_APHY_OFF_1_DEFAULT@GOTPCREL(%rip), %rax
	movl	(%rax), %ecx
	movq	%r13, %rdi
	movl	$255, %edx
	callq	_rtsx_pci_write_register
	movq	_CFG_PCIE_APHY_OFF_2@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movq	_CFG_PCIE_APHY_OFF_2_DEFAULT@GOTPCREL(%rip), %rax
	movl	(%rax), %ecx
	movq	%r13, %rdi
	movl	$255, %edx
	callq	_rtsx_pci_write_register
	movq	_CFG_PCIE_APHY_OFF_3@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movq	_CFG_PCIE_APHY_OFF_3_DEFAULT@GOTPCREL(%rip), %rax
	movl	(%rax), %ecx
	movq	%r13, %rdi
	movl	$255, %edx
	callq	_rtsx_pci_write_register
	movq	_PWC_CDR@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movq	_PWC_CDR_DEFAULT@GOTPCREL(%rip), %rax
	movl	(%rax), %ecx
	movq	%r13, %rdi
	movl	$255, %edx
	callq	_rtsx_pci_write_register
	movq	_CFG_LP_FPWM_VALUE@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movq	_CFG_LP_FPWM_VALUE_DEFAULT@GOTPCREL(%rip), %rax
	movl	(%rax), %ecx
	movq	%r13, %rdi
	movl	$255, %edx
	callq	_rtsx_pci_write_register
	movq	_CFG_L1_0_CRC_MISC_RET_VALUE@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movq	_CFG_L1_0_CRC_MISC_RET_VALUE_DEFAULT@GOTPCREL(%rip), %rax
	movl	(%rax), %ecx
	movq	%r13, %rdi
	movl	$255, %edx
	addq	$8, %rsp
	popq	%rbx
	popq	%r12
	popq	%r13
	popq	%r14
	popq	%r15
	popq	%rbp
	jmp	_rtsx_pci_write_register        ## TAILCALL
	.cfi_endproc
                                        ## -- End function
	.comm	_ASPM_L1_1_EN,4,2               ## @ASPM_L1_1_EN
	.comm	_PM_L1_1_EN,4,2                 ## @PM_L1_1_EN
	.comm	_ASPM_L1_2_EN,4,2               ## @ASPM_L1_2_EN
	.comm	_PM_L1_2_EN,4,2                 ## @PM_L1_2_EN
	.comm	_ASPM_FORCE_CTL,4,2             ## @ASPM_FORCE_CTL
	.section	__TEXT,__cstring,cstring_literals
L_.str:                                 ## @.str
	.asciz	"Set parameters for L1.2."

	.comm	_PWR_GLOBAL_CTRL,4,2            ## @PWR_GLOBAL_CTRL
	.comm	_PCIE_L1_2_EN,4,2               ## @PCIE_L1_2_EN
	.comm	_RTS5260_DVCC_CTRL,4,2          ## @RTS5260_DVCC_CTRL
	.comm	_RTS5260_DVCC_OCP_EN,4,2        ## @RTS5260_DVCC_OCP_EN
	.comm	_RTS5260_DVCC_OCP_CL_EN,4,2     ## @RTS5260_DVCC_OCP_CL_EN
	.comm	_PWR_FE_CTL,4,2                 ## @PWR_FE_CTL
	.comm	_PCIE_L1_2_PD_FE_EN,4,2         ## @PCIE_L1_2_PD_FE_EN
L_.str.1:                               ## @.str.1
	.asciz	"Set parameters for L1.1."

	.comm	_PCIE_L1_1_EN,4,2               ## @PCIE_L1_1_EN
	.comm	_PCIE_L1_1_PD_FE_EN,4,2         ## @PCIE_L1_1_PD_FE_EN
L_.str.2:                               ## @.str.2
	.asciz	"Set parameters for L1."

	.comm	_PCIE_L1_0_EN,4,2               ## @PCIE_L1_0_EN
	.comm	_PCIE_L1_0_PD_FE_EN,4,2         ## @PCIE_L1_0_PD_FE_EN
	.comm	_CFG_L1_0_PCIE_DPHY_RET_VALUE,4,2 ## @CFG_L1_0_PCIE_DPHY_RET_VALUE
	.comm	_CFG_L1_0_RET_VALUE_DEFAULT,4,2 ## @CFG_L1_0_RET_VALUE_DEFAULT
	.comm	_CFG_L1_0_PCIE_MAC_RET_VALUE,4,2 ## @CFG_L1_0_PCIE_MAC_RET_VALUE
	.comm	_CFG_L1_0_CRC_SD30_RET_VALUE,4,2 ## @CFG_L1_0_CRC_SD30_RET_VALUE
	.comm	_CFG_L1_0_CRC_SD40_RET_VALUE,4,2 ## @CFG_L1_0_CRC_SD40_RET_VALUE
	.comm	_CFG_L1_0_SYS_RET_VALUE,4,2     ## @CFG_L1_0_SYS_RET_VALUE
	.comm	_CFG_PCIE_APHY_OFF_0,4,2        ## @CFG_PCIE_APHY_OFF_0
	.comm	_CFG_PCIE_APHY_OFF_0_DEFAULT,4,2 ## @CFG_PCIE_APHY_OFF_0_DEFAULT
	.comm	_CFG_PCIE_APHY_OFF_1,4,2        ## @CFG_PCIE_APHY_OFF_1
	.comm	_CFG_PCIE_APHY_OFF_1_DEFAULT,4,2 ## @CFG_PCIE_APHY_OFF_1_DEFAULT
	.comm	_CFG_PCIE_APHY_OFF_2,4,2        ## @CFG_PCIE_APHY_OFF_2
	.comm	_CFG_PCIE_APHY_OFF_2_DEFAULT,4,2 ## @CFG_PCIE_APHY_OFF_2_DEFAULT
	.comm	_CFG_PCIE_APHY_OFF_3,4,2        ## @CFG_PCIE_APHY_OFF_3
	.comm	_CFG_PCIE_APHY_OFF_3_DEFAULT,4,2 ## @CFG_PCIE_APHY_OFF_3_DEFAULT
	.comm	_PWC_CDR,4,2                    ## @PWC_CDR
	.comm	_PWC_CDR_DEFAULT,4,2            ## @PWC_CDR_DEFAULT
	.comm	_CFG_LP_FPWM_VALUE,4,2          ## @CFG_LP_FPWM_VALUE
	.comm	_CFG_LP_FPWM_VALUE_DEFAULT,4,2  ## @CFG_LP_FPWM_VALUE_DEFAULT
	.comm	_CFG_L1_0_CRC_MISC_RET_VALUE,4,2 ## @CFG_L1_0_CRC_MISC_RET_VALUE
	.comm	_CFG_L1_0_CRC_MISC_RET_VALUE_DEFAULT,4,2 ## @CFG_L1_0_CRC_MISC_RET_VALUE_DEFAULT
	.no_dead_strip	_rts5260_pwr_saving_setting
.subsections_via_symbols

	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	2                               ; -- Begin function rts5260_pwr_saving_setting
_rts5260_pwr_saving_setting:            ; @rts5260_pwr_saving_setting
	.cfi_startproc
; %bb.0:
	stp	x22, x21, [sp, #-48]!           ; 16-byte Folded Spill
	.cfi_def_cfa_offset 48
	stp	x20, x19, [sp, #16]             ; 16-byte Folded Spill
	stp	x29, x30, [sp, #32]             ; 16-byte Folded Spill
	add	x29, sp, #32
	.cfi_def_cfa w29, 16
	.cfi_offset w30, -8
	.cfi_offset w29, -16
	.cfi_offset w19, -24
	.cfi_offset w20, -32
	.cfi_offset w21, -40
	.cfi_offset w22, -48
	mov	x19, x0
Lloh0:
	adrp	x8, _ASPM_L1_1_EN@GOTPAGE
Lloh1:
	ldr	x8, [x8, _ASPM_L1_1_EN@GOTPAGEOFF]
Lloh2:
	ldr	w1, [x8]
	bl	_rtsx_check_dev_flag
	mov	x20, x0
Lloh3:
	adrp	x8, _PM_L1_1_EN@GOTPAGE
Lloh4:
	ldr	x8, [x8, _PM_L1_1_EN@GOTPAGEOFF]
Lloh5:
	ldr	w1, [x8]
	mov	x0, x19
	bl	_rtsx_check_dev_flag
	mov	x21, x0
Lloh6:
	adrp	x8, _ASPM_L1_2_EN@GOTPAGE
Lloh7:
	ldr	x8, [x8, _ASPM_L1_2_EN@GOTPAGEOFF]
Lloh8:
	ldr	w1, [x8]
	mov	x0, x19
	bl	_rtsx_check_dev_flag
	mov	x22, x0
Lloh9:
	adrp	x8, _PM_L1_2_EN@GOTPAGE
Lloh10:
	ldr	x8, [x8, _PM_L1_2_EN@GOTPAGEOFF]
Lloh11:
	ldr	w1, [x8]
	mov	x0, x19
	bl	_rtsx_check_dev_flag
	orr	w22, w0, w22
Lloh12:
	adrp	x8, _ASPM_FORCE_CTL@GOTPAGE
Lloh13:
	ldr	x8, [x8, _ASPM_FORCE_CTL@GOTPAGEOFF]
Lloh14:
	ldr	w1, [x8]
	mov	x0, x19
	mov	w2, #255
	mov	w3, #0
	bl	_rtsx_pci_write_register
	cbz	w22, LBB0_2
; %bb.1:
Lloh15:
	adrp	x1, l_.str@PAGE
Lloh16:
	add	x1, x1, l_.str@PAGEOFF
	mov	x0, x19
	bl	_pcr_dbg
Lloh17:
	adrp	x8, _PWR_GLOBAL_CTRL@GOTPAGE
Lloh18:
	ldr	x8, [x8, _PWR_GLOBAL_CTRL@GOTPAGEOFF]
Lloh19:
	ldr	w1, [x8]
Lloh20:
	adrp	x8, _PCIE_L1_2_EN@GOTPAGE
Lloh21:
	ldr	x8, [x8, _PCIE_L1_2_EN@GOTPAGEOFF]
Lloh22:
	ldr	w3, [x8]
	mov	x0, x19
	mov	w2, #255
	bl	_rtsx_pci_write_register
Lloh23:
	adrp	x8, _RTS5260_DVCC_CTRL@GOTPAGE
Lloh24:
	ldr	x8, [x8, _RTS5260_DVCC_CTRL@GOTPAGEOFF]
Lloh25:
	adrp	x9, _RTS5260_DVCC_OCP_EN@GOTPAGE
Lloh26:
	ldr	x9, [x9, _RTS5260_DVCC_OCP_EN@GOTPAGEOFF]
Lloh27:
	ldr	w1, [x8]
Lloh28:
	ldr	w8, [x9]
Lloh29:
	adrp	x9, _RTS5260_DVCC_OCP_CL_EN@GOTPAGE
Lloh30:
	ldr	x9, [x9, _RTS5260_DVCC_OCP_CL_EN@GOTPAGEOFF]
Lloh31:
	ldr	w9, [x9]
	orr	w2, w9, w8
	mov	x0, x19
	mov	x3, x2
	bl	_rtsx_pci_write_register
Lloh32:
	adrp	x8, _PCIE_L1_2_PD_FE_EN@GOTPAGE
Lloh33:
	ldr	x8, [x8, _PCIE_L1_2_PD_FE_EN@GOTPAGEOFF]
	b	LBB0_5
LBB0_2:
	orr	w8, w21, w20
	cbz	w8, LBB0_4
; %bb.3:
Lloh34:
	adrp	x1, l_.str.1@PAGE
Lloh35:
	add	x1, x1, l_.str.1@PAGEOFF
	mov	x0, x19
	bl	_pcr_dbg
Lloh36:
	adrp	x8, _PWR_GLOBAL_CTRL@GOTPAGE
Lloh37:
	ldr	x8, [x8, _PWR_GLOBAL_CTRL@GOTPAGEOFF]
Lloh38:
	ldr	w1, [x8]
Lloh39:
	adrp	x8, _PCIE_L1_1_EN@GOTPAGE
Lloh40:
	ldr	x8, [x8, _PCIE_L1_1_EN@GOTPAGEOFF]
Lloh41:
	ldr	w3, [x8]
	mov	x0, x19
	mov	w2, #255
	bl	_rtsx_pci_write_register
Lloh42:
	adrp	x8, _PCIE_L1_1_PD_FE_EN@GOTPAGE
Lloh43:
	ldr	x8, [x8, _PCIE_L1_1_PD_FE_EN@GOTPAGEOFF]
	b	LBB0_5
LBB0_4:
Lloh44:
	adrp	x1, l_.str.2@PAGE
Lloh45:
	add	x1, x1, l_.str.2@PAGEOFF
	mov	x0, x19
	bl	_pcr_dbg
Lloh46:
	adrp	x8, _PWR_GLOBAL_CTRL@GOTPAGE
Lloh47:
	ldr	x8, [x8, _PWR_GLOBAL_CTRL@GOTPAGEOFF]
Lloh48:
	ldr	w1, [x8]
Lloh49:
	adrp	x8, _PCIE_L1_0_EN@GOTPAGE
Lloh50:
	ldr	x8, [x8, _PCIE_L1_0_EN@GOTPAGEOFF]
Lloh51:
	ldr	w3, [x8]
	mov	x0, x19
	mov	w2, #255
	bl	_rtsx_pci_write_register
Lloh52:
	adrp	x8, _PCIE_L1_0_PD_FE_EN@GOTPAGE
Lloh53:
	ldr	x8, [x8, _PCIE_L1_0_PD_FE_EN@GOTPAGEOFF]
LBB0_5:
Lloh54:
	adrp	x9, _PWR_FE_CTL@GOTPAGE
Lloh55:
	ldr	x9, [x9, _PWR_FE_CTL@GOTPAGEOFF]
Lloh56:
	ldr	w1, [x9]
	ldr	w3, [x8]
	mov	x0, x19
	mov	w2, #255
	bl	_rtsx_pci_write_register
Lloh57:
	adrp	x8, _CFG_L1_0_PCIE_DPHY_RET_VALUE@GOTPAGE
Lloh58:
	ldr	x8, [x8, _CFG_L1_0_PCIE_DPHY_RET_VALUE@GOTPAGEOFF]
Lloh59:
	ldr	w1, [x8]
Lloh60:
	adrp	x20, _CFG_L1_0_RET_VALUE_DEFAULT@GOTPAGE
Lloh61:
	ldr	x20, [x20, _CFG_L1_0_RET_VALUE_DEFAULT@GOTPAGEOFF]
	ldr	w3, [x20]
	mov	x0, x19
	mov	w2, #255
	bl	_rtsx_pci_write_register
Lloh62:
	adrp	x8, _CFG_L1_0_PCIE_MAC_RET_VALUE@GOTPAGE
Lloh63:
	ldr	x8, [x8, _CFG_L1_0_PCIE_MAC_RET_VALUE@GOTPAGEOFF]
Lloh64:
	ldr	w1, [x8]
	ldr	w3, [x20]
	mov	x0, x19
	mov	w2, #255
	bl	_rtsx_pci_write_register
Lloh65:
	adrp	x8, _CFG_L1_0_CRC_SD30_RET_VALUE@GOTPAGE
Lloh66:
	ldr	x8, [x8, _CFG_L1_0_CRC_SD30_RET_VALUE@GOTPAGEOFF]
Lloh67:
	ldr	w1, [x8]
	ldr	w3, [x20]
	mov	x0, x19
	mov	w2, #255
	bl	_rtsx_pci_write_register
Lloh68:
	adrp	x8, _CFG_L1_0_CRC_SD40_RET_VALUE@GOTPAGE
Lloh69:
	ldr	x8, [x8, _CFG_L1_0_CRC_SD40_RET_VALUE@GOTPAGEOFF]
Lloh70:
	ldr	w1, [x8]
	ldr	w3, [x20]
	mov	x0, x19
	mov	w2, #255
	bl	_rtsx_pci_write_register
Lloh71:
	adrp	x8, _CFG_L1_0_SYS_RET_VALUE@GOTPAGE
Lloh72:
	ldr	x8, [x8, _CFG_L1_0_SYS_RET_VALUE@GOTPAGEOFF]
Lloh73:
	ldr	w1, [x8]
	ldr	w3, [x20]
	mov	x0, x19
	mov	w2, #255
	bl	_rtsx_pci_write_register
Lloh74:
	adrp	x8, _CFG_PCIE_APHY_OFF_0@GOTPAGE
Lloh75:
	ldr	x8, [x8, _CFG_PCIE_APHY_OFF_0@GOTPAGEOFF]
Lloh76:
	ldr	w1, [x8]
Lloh77:
	adrp	x8, _CFG_PCIE_APHY_OFF_0_DEFAULT@GOTPAGE
Lloh78:
	ldr	x8, [x8, _CFG_PCIE_APHY_OFF_0_DEFAULT@GOTPAGEOFF]
Lloh79:
	ldr	w3, [x8]
	mov	x0, x19
	mov	w2, #255
	bl	_rtsx_pci_write_register
Lloh80:
	adrp	x8, _CFG_PCIE_APHY_OFF_1@GOTPAGE
Lloh81:
	ldr	x8, [x8, _CFG_PCIE_APHY_OFF_1@GOTPAGEOFF]
Lloh82:
	ldr	w1, [x8]
Lloh83:
	adrp	x8, _CFG_PCIE_APHY_OFF_1_DEFAULT@GOTPAGE
Lloh84:
	ldr	x8, [x8, _CFG_PCIE_APHY_OFF_1_DEFAULT@GOTPAGEOFF]
Lloh85:
	ldr	w3, [x8]
	mov	x0, x19
	mov	w2, #255
	bl	_rtsx_pci_write_register
Lloh86:
	adrp	x8, _CFG_PCIE_APHY_OFF_2@GOTPAGE
Lloh87:
	ldr	x8, [x8, _CFG_PCIE_APHY_OFF_2@GOTPAGEOFF]
Lloh88:
	ldr	w1, [x8]
Lloh89:
	adrp	x8, _CFG_PCIE_APHY_OFF_2_DEFAULT@GOTPAGE
Lloh90:
	ldr	x8, [x8, _CFG_PCIE_APHY_OFF_2_DEFAULT@GOTPAGEOFF]
Lloh91:
	ldr	w3, [x8]
	mov	x0, x19
	mov	w2, #255
	bl	_rtsx_pci_write_register
Lloh92:
	adrp	x8, _CFG_PCIE_APHY_OFF_3@GOTPAGE
Lloh93:
	ldr	x8, [x8, _CFG_PCIE_APHY_OFF_3@GOTPAGEOFF]
Lloh94:
	ldr	w1, [x8]
Lloh95:
	adrp	x8, _CFG_PCIE_APHY_OFF_3_DEFAULT@GOTPAGE
Lloh96:
	ldr	x8, [x8, _CFG_PCIE_APHY_OFF_3_DEFAULT@GOTPAGEOFF]
Lloh97:
	ldr	w3, [x8]
	mov	x0, x19
	mov	w2, #255
	bl	_rtsx_pci_write_register
Lloh98:
	adrp	x8, _PWC_CDR@GOTPAGE
Lloh99:
	ldr	x8, [x8, _PWC_CDR@GOTPAGEOFF]
Lloh100:
	ldr	w1, [x8]
Lloh101:
	adrp	x8, _PWC_CDR_DEFAULT@GOTPAGE
Lloh102:
	ldr	x8, [x8, _PWC_CDR_DEFAULT@GOTPAGEOFF]
Lloh103:
	ldr	w3, [x8]
	mov	x0, x19
	mov	w2, #255
	bl	_rtsx_pci_write_register
Lloh104:
	adrp	x8, _CFG_LP_FPWM_VALUE@GOTPAGE
Lloh105:
	ldr	x8, [x8, _CFG_LP_FPWM_VALUE@GOTPAGEOFF]
Lloh106:
	ldr	w1, [x8]
Lloh107:
	adrp	x8, _CFG_LP_FPWM_VALUE_DEFAULT@GOTPAGE
Lloh108:
	ldr	x8, [x8, _CFG_LP_FPWM_VALUE_DEFAULT@GOTPAGEOFF]
Lloh109:
	ldr	w3, [x8]
	mov	x0, x19
	mov	w2, #255
	bl	_rtsx_pci_write_register
Lloh110:
	adrp	x8, _CFG_L1_0_CRC_MISC_RET_VALUE@GOTPAGE
Lloh111:
	ldr	x8, [x8, _CFG_L1_0_CRC_MISC_RET_VALUE@GOTPAGEOFF]
Lloh112:
	adrp	x9, _CFG_L1_0_CRC_MISC_RET_VALUE_DEFAULT@GOTPAGE
Lloh113:
	ldr	x9, [x9, _CFG_L1_0_CRC_MISC_RET_VALUE_DEFAULT@GOTPAGEOFF]
Lloh114:
	ldr	w1, [x8]
Lloh115:
	ldr	w3, [x9]
	mov	x0, x19
	mov	w2, #255
	ldp	x29, x30, [sp, #32]             ; 16-byte Folded Reload
	ldp	x20, x19, [sp, #16]             ; 16-byte Folded Reload
	ldp	x22, x21, [sp], #48             ; 16-byte Folded Reload
	b	_rtsx_pci_write_register
	.loh AdrpLdrGotLdr	Lloh12, Lloh13, Lloh14
	.loh AdrpLdrGotLdr	Lloh9, Lloh10, Lloh11
	.loh AdrpLdrGotLdr	Lloh6, Lloh7, Lloh8
	.loh AdrpLdrGotLdr	Lloh3, Lloh4, Lloh5
	.loh AdrpLdrGotLdr	Lloh0, Lloh1, Lloh2
	.loh AdrpLdrGot	Lloh32, Lloh33
	.loh AdrpLdrGotLdr	Lloh29, Lloh30, Lloh31
	.loh AdrpLdrGotLdr	Lloh25, Lloh26, Lloh28
	.loh AdrpLdrGotLdr	Lloh23, Lloh24, Lloh27
	.loh AdrpLdrGotLdr	Lloh20, Lloh21, Lloh22
	.loh AdrpLdrGotLdr	Lloh17, Lloh18, Lloh19
	.loh AdrpAdd	Lloh15, Lloh16
	.loh AdrpLdrGot	Lloh42, Lloh43
	.loh AdrpLdrGotLdr	Lloh39, Lloh40, Lloh41
	.loh AdrpLdrGotLdr	Lloh36, Lloh37, Lloh38
	.loh AdrpAdd	Lloh34, Lloh35
	.loh AdrpLdrGot	Lloh52, Lloh53
	.loh AdrpLdrGotLdr	Lloh49, Lloh50, Lloh51
	.loh AdrpLdrGotLdr	Lloh46, Lloh47, Lloh48
	.loh AdrpAdd	Lloh44, Lloh45
	.loh AdrpLdrGotLdr	Lloh112, Lloh113, Lloh115
	.loh AdrpLdrGotLdr	Lloh110, Lloh111, Lloh114
	.loh AdrpLdrGotLdr	Lloh107, Lloh108, Lloh109
	.loh AdrpLdrGotLdr	Lloh104, Lloh105, Lloh106
	.loh AdrpLdrGotLdr	Lloh101, Lloh102, Lloh103
	.loh AdrpLdrGotLdr	Lloh98, Lloh99, Lloh100
	.loh AdrpLdrGotLdr	Lloh95, Lloh96, Lloh97
	.loh AdrpLdrGotLdr	Lloh92, Lloh93, Lloh94
	.loh AdrpLdrGotLdr	Lloh89, Lloh90, Lloh91
	.loh AdrpLdrGotLdr	Lloh86, Lloh87, Lloh88
	.loh AdrpLdrGotLdr	Lloh83, Lloh84, Lloh85
	.loh AdrpLdrGotLdr	Lloh80, Lloh81, Lloh82
	.loh AdrpLdrGotLdr	Lloh77, Lloh78, Lloh79
	.loh AdrpLdrGotLdr	Lloh74, Lloh75, Lloh76
	.loh AdrpLdrGotLdr	Lloh71, Lloh72, Lloh73
	.loh AdrpLdrGotLdr	Lloh68, Lloh69, Lloh70
	.loh AdrpLdrGotLdr	Lloh65, Lloh66, Lloh67
	.loh AdrpLdrGotLdr	Lloh62, Lloh63, Lloh64
	.loh AdrpLdrGot	Lloh60, Lloh61
	.loh AdrpLdrGotLdr	Lloh57, Lloh58, Lloh59
	.loh AdrpLdrGotLdr	Lloh54, Lloh55, Lloh56
	.cfi_endproc
                                        ; -- End function
	.comm	_ASPM_L1_1_EN,4,2               ; @ASPM_L1_1_EN
	.comm	_PM_L1_1_EN,4,2                 ; @PM_L1_1_EN
	.comm	_ASPM_L1_2_EN,4,2               ; @ASPM_L1_2_EN
	.comm	_PM_L1_2_EN,4,2                 ; @PM_L1_2_EN
	.comm	_ASPM_FORCE_CTL,4,2             ; @ASPM_FORCE_CTL
	.section	__TEXT,__cstring,cstring_literals
l_.str:                                 ; @.str
	.asciz	"Set parameters for L1.2."

	.comm	_PWR_GLOBAL_CTRL,4,2            ; @PWR_GLOBAL_CTRL
	.comm	_PCIE_L1_2_EN,4,2               ; @PCIE_L1_2_EN
	.comm	_RTS5260_DVCC_CTRL,4,2          ; @RTS5260_DVCC_CTRL
	.comm	_RTS5260_DVCC_OCP_EN,4,2        ; @RTS5260_DVCC_OCP_EN
	.comm	_RTS5260_DVCC_OCP_CL_EN,4,2     ; @RTS5260_DVCC_OCP_CL_EN
	.comm	_PWR_FE_CTL,4,2                 ; @PWR_FE_CTL
	.comm	_PCIE_L1_2_PD_FE_EN,4,2         ; @PCIE_L1_2_PD_FE_EN
l_.str.1:                               ; @.str.1
	.asciz	"Set parameters for L1.1."

	.comm	_PCIE_L1_1_EN,4,2               ; @PCIE_L1_1_EN
	.comm	_PCIE_L1_1_PD_FE_EN,4,2         ; @PCIE_L1_1_PD_FE_EN
l_.str.2:                               ; @.str.2
	.asciz	"Set parameters for L1."

	.comm	_PCIE_L1_0_EN,4,2               ; @PCIE_L1_0_EN
	.comm	_PCIE_L1_0_PD_FE_EN,4,2         ; @PCIE_L1_0_PD_FE_EN
	.comm	_CFG_L1_0_PCIE_DPHY_RET_VALUE,4,2 ; @CFG_L1_0_PCIE_DPHY_RET_VALUE
	.comm	_CFG_L1_0_RET_VALUE_DEFAULT,4,2 ; @CFG_L1_0_RET_VALUE_DEFAULT
	.comm	_CFG_L1_0_PCIE_MAC_RET_VALUE,4,2 ; @CFG_L1_0_PCIE_MAC_RET_VALUE
	.comm	_CFG_L1_0_CRC_SD30_RET_VALUE,4,2 ; @CFG_L1_0_CRC_SD30_RET_VALUE
	.comm	_CFG_L1_0_CRC_SD40_RET_VALUE,4,2 ; @CFG_L1_0_CRC_SD40_RET_VALUE
	.comm	_CFG_L1_0_SYS_RET_VALUE,4,2     ; @CFG_L1_0_SYS_RET_VALUE
	.comm	_CFG_PCIE_APHY_OFF_0,4,2        ; @CFG_PCIE_APHY_OFF_0
	.comm	_CFG_PCIE_APHY_OFF_0_DEFAULT,4,2 ; @CFG_PCIE_APHY_OFF_0_DEFAULT
	.comm	_CFG_PCIE_APHY_OFF_1,4,2        ; @CFG_PCIE_APHY_OFF_1
	.comm	_CFG_PCIE_APHY_OFF_1_DEFAULT,4,2 ; @CFG_PCIE_APHY_OFF_1_DEFAULT
	.comm	_CFG_PCIE_APHY_OFF_2,4,2        ; @CFG_PCIE_APHY_OFF_2
	.comm	_CFG_PCIE_APHY_OFF_2_DEFAULT,4,2 ; @CFG_PCIE_APHY_OFF_2_DEFAULT
	.comm	_CFG_PCIE_APHY_OFF_3,4,2        ; @CFG_PCIE_APHY_OFF_3
	.comm	_CFG_PCIE_APHY_OFF_3_DEFAULT,4,2 ; @CFG_PCIE_APHY_OFF_3_DEFAULT
	.comm	_PWC_CDR,4,2                    ; @PWC_CDR
	.comm	_PWC_CDR_DEFAULT,4,2            ; @PWC_CDR_DEFAULT
	.comm	_CFG_LP_FPWM_VALUE,4,2          ; @CFG_LP_FPWM_VALUE
	.comm	_CFG_LP_FPWM_VALUE_DEFAULT,4,2  ; @CFG_LP_FPWM_VALUE_DEFAULT
	.comm	_CFG_L1_0_CRC_MISC_RET_VALUE,4,2 ; @CFG_L1_0_CRC_MISC_RET_VALUE
	.comm	_CFG_L1_0_CRC_MISC_RET_VALUE_DEFAULT,4,2 ; @CFG_L1_0_CRC_MISC_RET_VALUE_DEFAULT
	.no_dead_strip	_rts5260_pwr_saving_setting
.subsections_via_symbols
