	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.globl	_dw_pcie_link_up                ## -- Begin function dw_pcie_link_up
	.p2align	4, 0x90
_dw_pcie_link_up:                       ## @dw_pcie_link_up
	.cfi_startproc
## %bb.0:
	pushq	%rbp
	.cfi_def_cfa_offset 16
	.cfi_offset %rbp, -16
	movq	%rsp, %rbp
	.cfi_def_cfa_register %rbp
	movq	8(%rdi), %rax
	movq	(%rax), %rax
	testq	%rax, %rax
	je	LBB0_1
## %bb.2:
	popq	%rbp
	jmpq	*%rax                           ## TAILCALL
LBB0_1:
	movq	_PCIE_PORT_DEBUG1@GOTPCREL(%rip), %rax
	movq	(%rax), %rax
	addq	(%rdi), %rax
	movq	%rax, %rdi
	callq	_readl
	movq	_PCIE_PORT_DEBUG1_LINK_UP@GOTPCREL(%rip), %rcx
	testl	%eax, (%rcx)
	setne	%cl
	movq	_PCIE_PORT_DEBUG1_LINK_IN_TRAINING@GOTPCREL(%rip), %rdx
	testl	%eax, (%rdx)
	sete	%al
	andb	%cl, %al
	movzbl	%al, %eax
	popq	%rbp
	retq
	.cfi_endproc
                                        ## -- End function
	.comm	_PCIE_PORT_DEBUG1,8,3           ## @PCIE_PORT_DEBUG1
	.comm	_PCIE_PORT_DEBUG1_LINK_UP,4,2   ## @PCIE_PORT_DEBUG1_LINK_UP
	.comm	_PCIE_PORT_DEBUG1_LINK_IN_TRAINING,4,2 ## @PCIE_PORT_DEBUG1_LINK_IN_TRAINING
.subsections_via_symbols

	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.globl	_dw_pcie_link_up                ; -- Begin function dw_pcie_link_up
	.p2align	2
_dw_pcie_link_up:                       ; @dw_pcie_link_up
	.cfi_startproc
; %bb.0:
	stp	x29, x30, [sp, #-16]!           ; 16-byte Folded Spill
	.cfi_def_cfa_offset 16
	mov	x29, sp
	.cfi_def_cfa w29, 16
	.cfi_offset w30, -8
	.cfi_offset w29, -16
	ldr	x8, [x0, #8]
	ldr	x1, [x8]
	cbz	x1, LBB0_2
; %bb.1:
	ldp	x29, x30, [sp], #16             ; 16-byte Folded Reload
	br	x1
LBB0_2:
	ldr	x8, [x0]
Lloh0:
	adrp	x9, _PCIE_PORT_DEBUG1@GOTPAGE
Lloh1:
	ldr	x9, [x9, _PCIE_PORT_DEBUG1@GOTPAGEOFF]
Lloh2:
	ldr	x9, [x9]
	add	x0, x9, x8
	bl	_readl
Lloh3:
	adrp	x8, _PCIE_PORT_DEBUG1_LINK_UP@GOTPAGE
Lloh4:
	ldr	x8, [x8, _PCIE_PORT_DEBUG1_LINK_UP@GOTPAGEOFF]
Lloh5:
	ldr	w8, [x8]
	tst	w8, w0
Lloh6:
	adrp	x8, _PCIE_PORT_DEBUG1_LINK_IN_TRAINING@GOTPAGE
Lloh7:
	ldr	x8, [x8, _PCIE_PORT_DEBUG1_LINK_IN_TRAINING@GOTPAGEOFF]
	cset	w9, ne
Lloh8:
	ldr	w8, [x8]
	tst	w8, w0
	cset	w8, eq
	and	w0, w9, w8
	ldp	x29, x30, [sp], #16             ; 16-byte Folded Reload
	ret
	.loh AdrpLdrGotLdr	Lloh6, Lloh7, Lloh8
	.loh AdrpLdrGotLdr	Lloh3, Lloh4, Lloh5
	.loh AdrpLdrGotLdr	Lloh0, Lloh1, Lloh2
	.cfi_endproc
                                        ; -- End function
	.comm	_PCIE_PORT_DEBUG1,8,3           ; @PCIE_PORT_DEBUG1
	.comm	_PCIE_PORT_DEBUG1_LINK_UP,4,2   ; @PCIE_PORT_DEBUG1_LINK_UP
	.comm	_PCIE_PORT_DEBUG1_LINK_IN_TRAINING,4,2 ; @PCIE_PORT_DEBUG1_LINK_IN_TRAINING
.subsections_via_symbols
