	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	4, 0x90                         ## -- Begin function exynos5440_pcie_phy_power_on
_exynos5440_pcie_phy_power_on:          ## @exynos5440_pcie_phy_power_on
	.cfi_startproc
## %bb.0:
	pushq	%rbp
	.cfi_def_cfa_offset 16
	.cfi_offset %rbp, -16
	movq	%rsp, %rbp
	.cfi_def_cfa_register %rbp
	pushq	%r14
	pushq	%rbx
	.cfi_offset %rbx, -32
	.cfi_offset %r14, -24
	callq	_phy_get_drvdata
	movq	%rax, %rbx
	movl	4(%rax), %edi
	movq	_PCIE_PHY_COMMON_RESET@GOTPCREL(%rip), %rax
	movl	(%rax), %edx
	xorl	%esi, %esi
	callq	_exynos_pcie_phy_writel
	movl	4(%rbx), %edi
	movq	_PCIE_PHY_CMN_REG@GOTPCREL(%rip), %rax
	movl	(%rax), %edx
	xorl	%esi, %esi
	callq	_exynos_pcie_phy_writel
	movl	4(%rbx), %edi
	movq	_PCIE_PHY_TRSVREG_RESET@GOTPCREL(%rip), %rax
	movl	(%rax), %edx
	xorl	%esi, %esi
	callq	_exynos_pcie_phy_writel
	movl	4(%rbx), %edi
	movq	_PCIE_PHY_TRSV_RESET@GOTPCREL(%rip), %rax
	movl	(%rax), %edx
	xorl	%esi, %esi
	callq	_exynos_pcie_phy_writel
	movl	(%rbx), %edi
	movq	_PCIE_PHY_COMMON_POWER@GOTPCREL(%rip), %r14
	movl	(%r14), %esi
	callq	_exynos_pcie_phy_readl
	movq	_PCIE_PHY_COMMON_PD_CMN@GOTPCREL(%rip), %rcx
	movl	(%rcx), %esi
	notl	%esi
	andl	%eax, %esi
	movl	(%rbx), %edi
	movl	(%r14), %edx
	callq	_exynos_pcie_phy_writel
	movl	(%rbx), %edi
	movq	_PCIE_PHY_TRSV0_POWER@GOTPCREL(%rip), %r14
	movl	(%r14), %esi
	callq	_exynos_pcie_phy_readl
	movq	_PCIE_PHY_TRSV0_PD_TSV@GOTPCREL(%rip), %rcx
	movl	(%rcx), %esi
	notl	%esi
	andl	%eax, %esi
	movl	(%rbx), %edi
	movl	(%r14), %edx
	callq	_exynos_pcie_phy_writel
	movl	(%rbx), %edi
	movq	_PCIE_PHY_TRSV1_POWER@GOTPCREL(%rip), %r14
	movl	(%r14), %esi
	callq	_exynos_pcie_phy_readl
	movq	_PCIE_PHY_TRSV1_PD_TSV@GOTPCREL(%rip), %rcx
	movl	(%rcx), %esi
	notl	%esi
	andl	%eax, %esi
	movl	(%rbx), %edi
	movl	(%r14), %edx
	callq	_exynos_pcie_phy_writel
	movl	(%rbx), %edi
	movq	_PCIE_PHY_TRSV2_POWER@GOTPCREL(%rip), %r14
	movl	(%r14), %esi
	callq	_exynos_pcie_phy_readl
	movq	_PCIE_PHY_TRSV2_PD_TSV@GOTPCREL(%rip), %rcx
	movl	(%rcx), %esi
	notl	%esi
	andl	%eax, %esi
	movl	(%rbx), %edi
	movl	(%r14), %edx
	callq	_exynos_pcie_phy_writel
	movl	(%rbx), %edi
	movq	_PCIE_PHY_TRSV3_POWER@GOTPCREL(%rip), %r14
	movl	(%r14), %esi
	callq	_exynos_pcie_phy_readl
	movq	_PCIE_PHY_TRSV3_PD_TSV@GOTPCREL(%rip), %rcx
	movl	(%rcx), %esi
	notl	%esi
	andl	%eax, %esi
	movl	(%rbx), %edi
	movl	(%r14), %edx
	callq	_exynos_pcie_phy_writel
	xorl	%eax, %eax
	popq	%rbx
	popq	%r14
	popq	%rbp
	retq
	.cfi_endproc
                                        ## -- End function
	.comm	_PCIE_PHY_COMMON_RESET,4,2      ## @PCIE_PHY_COMMON_RESET
	.comm	_PCIE_PHY_CMN_REG,4,2           ## @PCIE_PHY_CMN_REG
	.comm	_PCIE_PHY_TRSVREG_RESET,4,2     ## @PCIE_PHY_TRSVREG_RESET
	.comm	_PCIE_PHY_TRSV_RESET,4,2        ## @PCIE_PHY_TRSV_RESET
	.comm	_PCIE_PHY_COMMON_POWER,4,2      ## @PCIE_PHY_COMMON_POWER
	.comm	_PCIE_PHY_COMMON_PD_CMN,4,2     ## @PCIE_PHY_COMMON_PD_CMN
	.comm	_PCIE_PHY_TRSV0_POWER,4,2       ## @PCIE_PHY_TRSV0_POWER
	.comm	_PCIE_PHY_TRSV0_PD_TSV,4,2      ## @PCIE_PHY_TRSV0_PD_TSV
	.comm	_PCIE_PHY_TRSV1_POWER,4,2       ## @PCIE_PHY_TRSV1_POWER
	.comm	_PCIE_PHY_TRSV1_PD_TSV,4,2      ## @PCIE_PHY_TRSV1_PD_TSV
	.comm	_PCIE_PHY_TRSV2_POWER,4,2       ## @PCIE_PHY_TRSV2_POWER
	.comm	_PCIE_PHY_TRSV2_PD_TSV,4,2      ## @PCIE_PHY_TRSV2_PD_TSV
	.comm	_PCIE_PHY_TRSV3_POWER,4,2       ## @PCIE_PHY_TRSV3_POWER
	.comm	_PCIE_PHY_TRSV3_PD_TSV,4,2      ## @PCIE_PHY_TRSV3_PD_TSV
	.no_dead_strip	_exynos5440_pcie_phy_power_on
.subsections_via_symbols

	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	2                               ; -- Begin function exynos5440_pcie_phy_power_on
_exynos5440_pcie_phy_power_on:          ; @exynos5440_pcie_phy_power_on
	.cfi_startproc
; %bb.0:
	stp	x20, x19, [sp, #-32]!           ; 16-byte Folded Spill
	.cfi_def_cfa_offset 32
	stp	x29, x30, [sp, #16]             ; 16-byte Folded Spill
	add	x29, sp, #16
	.cfi_def_cfa w29, 16
	.cfi_offset w30, -8
	.cfi_offset w29, -16
	.cfi_offset w19, -24
	.cfi_offset w20, -32
	bl	_phy_get_drvdata
	mov	x19, x0
	ldr	w0, [x0, #4]
Lloh0:
	adrp	x8, _PCIE_PHY_COMMON_RESET@GOTPAGE
Lloh1:
	ldr	x8, [x8, _PCIE_PHY_COMMON_RESET@GOTPAGEOFF]
Lloh2:
	ldr	w2, [x8]
	mov	w1, #0
	bl	_exynos_pcie_phy_writel
	ldr	w0, [x19, #4]
Lloh3:
	adrp	x8, _PCIE_PHY_CMN_REG@GOTPAGE
Lloh4:
	ldr	x8, [x8, _PCIE_PHY_CMN_REG@GOTPAGEOFF]
Lloh5:
	ldr	w2, [x8]
	mov	w1, #0
	bl	_exynos_pcie_phy_writel
	ldr	w0, [x19, #4]
Lloh6:
	adrp	x8, _PCIE_PHY_TRSVREG_RESET@GOTPAGE
Lloh7:
	ldr	x8, [x8, _PCIE_PHY_TRSVREG_RESET@GOTPAGEOFF]
Lloh8:
	ldr	w2, [x8]
	mov	w1, #0
	bl	_exynos_pcie_phy_writel
	ldr	w0, [x19, #4]
Lloh9:
	adrp	x8, _PCIE_PHY_TRSV_RESET@GOTPAGE
Lloh10:
	ldr	x8, [x8, _PCIE_PHY_TRSV_RESET@GOTPAGEOFF]
Lloh11:
	ldr	w2, [x8]
	mov	w1, #0
	bl	_exynos_pcie_phy_writel
	ldr	w0, [x19]
Lloh12:
	adrp	x20, _PCIE_PHY_COMMON_POWER@GOTPAGE
Lloh13:
	ldr	x20, [x20, _PCIE_PHY_COMMON_POWER@GOTPAGEOFF]
	ldr	w1, [x20]
	bl	_exynos_pcie_phy_readl
Lloh14:
	adrp	x8, _PCIE_PHY_COMMON_PD_CMN@GOTPAGE
Lloh15:
	ldr	x8, [x8, _PCIE_PHY_COMMON_PD_CMN@GOTPAGEOFF]
Lloh16:
	ldr	w8, [x8]
	bic	w1, w0, w8
	ldr	w0, [x19]
	ldr	w2, [x20]
	bl	_exynos_pcie_phy_writel
	ldr	w0, [x19]
Lloh17:
	adrp	x20, _PCIE_PHY_TRSV0_POWER@GOTPAGE
Lloh18:
	ldr	x20, [x20, _PCIE_PHY_TRSV0_POWER@GOTPAGEOFF]
	ldr	w1, [x20]
	bl	_exynos_pcie_phy_readl
Lloh19:
	adrp	x8, _PCIE_PHY_TRSV0_PD_TSV@GOTPAGE
Lloh20:
	ldr	x8, [x8, _PCIE_PHY_TRSV0_PD_TSV@GOTPAGEOFF]
Lloh21:
	ldr	w8, [x8]
	bic	w1, w0, w8
	ldr	w0, [x19]
	ldr	w2, [x20]
	bl	_exynos_pcie_phy_writel
	ldr	w0, [x19]
Lloh22:
	adrp	x20, _PCIE_PHY_TRSV1_POWER@GOTPAGE
Lloh23:
	ldr	x20, [x20, _PCIE_PHY_TRSV1_POWER@GOTPAGEOFF]
	ldr	w1, [x20]
	bl	_exynos_pcie_phy_readl
Lloh24:
	adrp	x8, _PCIE_PHY_TRSV1_PD_TSV@GOTPAGE
Lloh25:
	ldr	x8, [x8, _PCIE_PHY_TRSV1_PD_TSV@GOTPAGEOFF]
Lloh26:
	ldr	w8, [x8]
	bic	w1, w0, w8
	ldr	w0, [x19]
	ldr	w2, [x20]
	bl	_exynos_pcie_phy_writel
	ldr	w0, [x19]
Lloh27:
	adrp	x20, _PCIE_PHY_TRSV2_POWER@GOTPAGE
Lloh28:
	ldr	x20, [x20, _PCIE_PHY_TRSV2_POWER@GOTPAGEOFF]
	ldr	w1, [x20]
	bl	_exynos_pcie_phy_readl
Lloh29:
	adrp	x8, _PCIE_PHY_TRSV2_PD_TSV@GOTPAGE
Lloh30:
	ldr	x8, [x8, _PCIE_PHY_TRSV2_PD_TSV@GOTPAGEOFF]
Lloh31:
	ldr	w8, [x8]
	bic	w1, w0, w8
	ldr	w0, [x19]
	ldr	w2, [x20]
	bl	_exynos_pcie_phy_writel
	ldr	w0, [x19]
Lloh32:
	adrp	x20, _PCIE_PHY_TRSV3_POWER@GOTPAGE
Lloh33:
	ldr	x20, [x20, _PCIE_PHY_TRSV3_POWER@GOTPAGEOFF]
	ldr	w1, [x20]
	bl	_exynos_pcie_phy_readl
Lloh34:
	adrp	x8, _PCIE_PHY_TRSV3_PD_TSV@GOTPAGE
Lloh35:
	ldr	x8, [x8, _PCIE_PHY_TRSV3_PD_TSV@GOTPAGEOFF]
Lloh36:
	ldr	w8, [x8]
	bic	w1, w0, w8
	ldr	w0, [x19]
	ldr	w2, [x20]
	bl	_exynos_pcie_phy_writel
	mov	w0, #0
	ldp	x29, x30, [sp, #16]             ; 16-byte Folded Reload
	ldp	x20, x19, [sp], #32             ; 16-byte Folded Reload
	ret
	.loh AdrpLdrGotLdr	Lloh34, Lloh35, Lloh36
	.loh AdrpLdrGot	Lloh32, Lloh33
	.loh AdrpLdrGotLdr	Lloh29, Lloh30, Lloh31
	.loh AdrpLdrGot	Lloh27, Lloh28
	.loh AdrpLdrGotLdr	Lloh24, Lloh25, Lloh26
	.loh AdrpLdrGot	Lloh22, Lloh23
	.loh AdrpLdrGotLdr	Lloh19, Lloh20, Lloh21
	.loh AdrpLdrGot	Lloh17, Lloh18
	.loh AdrpLdrGotLdr	Lloh14, Lloh15, Lloh16
	.loh AdrpLdrGot	Lloh12, Lloh13
	.loh AdrpLdrGotLdr	Lloh9, Lloh10, Lloh11
	.loh AdrpLdrGotLdr	Lloh6, Lloh7, Lloh8
	.loh AdrpLdrGotLdr	Lloh3, Lloh4, Lloh5
	.loh AdrpLdrGotLdr	Lloh0, Lloh1, Lloh2
	.cfi_endproc
                                        ; -- End function
	.comm	_PCIE_PHY_COMMON_RESET,4,2      ; @PCIE_PHY_COMMON_RESET
	.comm	_PCIE_PHY_CMN_REG,4,2           ; @PCIE_PHY_CMN_REG
	.comm	_PCIE_PHY_TRSVREG_RESET,4,2     ; @PCIE_PHY_TRSVREG_RESET
	.comm	_PCIE_PHY_TRSV_RESET,4,2        ; @PCIE_PHY_TRSV_RESET
	.comm	_PCIE_PHY_COMMON_POWER,4,2      ; @PCIE_PHY_COMMON_POWER
	.comm	_PCIE_PHY_COMMON_PD_CMN,4,2     ; @PCIE_PHY_COMMON_PD_CMN
	.comm	_PCIE_PHY_TRSV0_POWER,4,2       ; @PCIE_PHY_TRSV0_POWER
	.comm	_PCIE_PHY_TRSV0_PD_TSV,4,2      ; @PCIE_PHY_TRSV0_PD_TSV
	.comm	_PCIE_PHY_TRSV1_POWER,4,2       ; @PCIE_PHY_TRSV1_POWER
	.comm	_PCIE_PHY_TRSV1_PD_TSV,4,2      ; @PCIE_PHY_TRSV1_PD_TSV
	.comm	_PCIE_PHY_TRSV2_POWER,4,2       ; @PCIE_PHY_TRSV2_POWER
	.comm	_PCIE_PHY_TRSV2_PD_TSV,4,2      ; @PCIE_PHY_TRSV2_PD_TSV
	.comm	_PCIE_PHY_TRSV3_POWER,4,2       ; @PCIE_PHY_TRSV3_POWER
	.comm	_PCIE_PHY_TRSV3_PD_TSV,4,2      ; @PCIE_PHY_TRSV3_PD_TSV
	.no_dead_strip	_exynos5440_pcie_phy_power_on
.subsections_via_symbols
