	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	4, 0x90                         ## -- Begin function iproc_pcie_paxc_v2_msi_steer
_iproc_pcie_paxc_v2_msi_steer:          ## @iproc_pcie_paxc_v2_msi_steer
	.cfi_startproc
## %bb.0:
	pushq	%rbp
	.cfi_def_cfa_offset 16
	.cfi_offset %rbp, -16
	movq	%rsp, %rbp
	.cfi_def_cfa_register %rbp
	pushq	%r15
	pushq	%r14
	pushq	%rbx
	pushq	%rax
	.cfi_offset %rbx, -40
	.cfi_offset %r14, -32
	.cfi_offset %r15, -24
	movq	%rdi, %rbx
	testl	%edx, %edx
	je	LBB0_1
## %bb.2:
	movl	%esi, %r14d
	movq	_IPROC_PCIE_MSI_BASE_ADDR@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movl	%r14d, %edx
	sarl	$13, %edx
	movq	%rbx, %rdi
	callq	_iproc_pcie_write_reg
	movq	_IPROC_PCIE_MSI_WINDOW_SIZE@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movq	%rbx, %rdi
	xorl	%edx, %edx
	callq	_iproc_pcie_write_reg
	movq	_IPROC_PCIE_MSI_GIC_MODE@GOTPCREL(%rip), %r15
	movl	(%r15), %esi
	movq	%rbx, %rdi
	callq	_iproc_pcie_read_reg
	movq	_GIC_V3_CFG@GOTPCREL(%rip), %rcx
	orl	(%rcx), %eax
	movl	(%r15), %esi
	movq	%rbx, %rdi
	movl	%eax, %edx
	callq	_iproc_pcie_write_reg
	sarl	$2, %r14d
	movq	_IPROC_PCIE_MSI_ADDR_HI@GOTPCREL(%rip), %rax
	movl	(%rax), %r15d
	movl	%r14d, %edi
	callq	_upper_32_bits
	movq	%rbx, %rdi
	movl	%r15d, %esi
	movl	%eax, %edx
	callq	_iproc_pcie_write_reg
	movq	_IPROC_PCIE_MSI_ADDR_LO@GOTPCREL(%rip), %rax
	movl	(%rax), %r15d
	movl	%r14d, %edi
	callq	_lower_32_bits
	movq	%rbx, %rdi
	movl	%r15d, %esi
	movl	%eax, %edx
	callq	_iproc_pcie_write_reg
	movq	_IPROC_PCIE_MSI_EN_CFG@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movq	%rbx, %rdi
	callq	_iproc_pcie_read_reg
	movl	%eax, %edx
	movq	_MSI_ENABLE_CFG@GOTPCREL(%rip), %rax
	orl	(%rax), %edx
	jmp	LBB0_3
LBB0_1:
	movq	_IPROC_PCIE_MSI_EN_CFG@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movq	%rbx, %rdi
	callq	_iproc_pcie_read_reg
	movq	_MSI_ENABLE_CFG@GOTPCREL(%rip), %rcx
	movl	(%rcx), %edx
	notl	%edx
	andl	%eax, %edx
LBB0_3:
	movq	_IPROC_PCIE_MSI_EN_CFG@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movq	%rbx, %rdi
	addq	$8, %rsp
	popq	%rbx
	popq	%r14
	popq	%r15
	popq	%rbp
	jmp	_iproc_pcie_write_reg           ## TAILCALL
	.cfi_endproc
                                        ## -- End function
	.comm	_IPROC_PCIE_MSI_EN_CFG,4,2      ## @IPROC_PCIE_MSI_EN_CFG
	.comm	_MSI_ENABLE_CFG,4,2             ## @MSI_ENABLE_CFG
	.comm	_IPROC_PCIE_MSI_BASE_ADDR,4,2   ## @IPROC_PCIE_MSI_BASE_ADDR
	.comm	_IPROC_PCIE_MSI_WINDOW_SIZE,4,2 ## @IPROC_PCIE_MSI_WINDOW_SIZE
	.comm	_IPROC_PCIE_MSI_GIC_MODE,4,2    ## @IPROC_PCIE_MSI_GIC_MODE
	.comm	_GIC_V3_CFG,4,2                 ## @GIC_V3_CFG
	.comm	_IPROC_PCIE_MSI_ADDR_HI,4,2     ## @IPROC_PCIE_MSI_ADDR_HI
	.comm	_IPROC_PCIE_MSI_ADDR_LO,4,2     ## @IPROC_PCIE_MSI_ADDR_LO
	.no_dead_strip	_iproc_pcie_paxc_v2_msi_steer
.subsections_via_symbols

	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	2                               ; -- Begin function iproc_pcie_paxc_v2_msi_steer
_iproc_pcie_paxc_v2_msi_steer:          ; @iproc_pcie_paxc_v2_msi_steer
	.cfi_startproc
; %bb.0:
	stp	x22, x21, [sp, #-48]!           ; 16-byte Folded Spill
	.cfi_def_cfa_offset 48
	stp	x20, x19, [sp, #16]             ; 16-byte Folded Spill
	stp	x29, x30, [sp, #32]             ; 16-byte Folded Spill
	add	x29, sp, #32
	.cfi_def_cfa w29, 16
	.cfi_offset w30, -8
	.cfi_offset w29, -16
	.cfi_offset w19, -24
	.cfi_offset w20, -32
	.cfi_offset w21, -40
	.cfi_offset w22, -48
	mov	x19, x0
Lloh0:
	adrp	x22, _IPROC_PCIE_MSI_EN_CFG@GOTPAGE
Lloh1:
	ldr	x22, [x22, _IPROC_PCIE_MSI_EN_CFG@GOTPAGEOFF]
	cbz	w2, LBB0_2
; %bb.1:
	mov	x20, x1
Lloh2:
	adrp	x8, _IPROC_PCIE_MSI_BASE_ADDR@GOTPAGE
Lloh3:
	ldr	x8, [x8, _IPROC_PCIE_MSI_BASE_ADDR@GOTPAGEOFF]
Lloh4:
	ldr	w1, [x8]
	asr	w2, w20, #13
	mov	x0, x19
	bl	_iproc_pcie_write_reg
Lloh5:
	adrp	x8, _IPROC_PCIE_MSI_WINDOW_SIZE@GOTPAGE
Lloh6:
	ldr	x8, [x8, _IPROC_PCIE_MSI_WINDOW_SIZE@GOTPAGEOFF]
Lloh7:
	ldr	w1, [x8]
	mov	x0, x19
	mov	w2, #0
	bl	_iproc_pcie_write_reg
Lloh8:
	adrp	x21, _IPROC_PCIE_MSI_GIC_MODE@GOTPAGE
Lloh9:
	ldr	x21, [x21, _IPROC_PCIE_MSI_GIC_MODE@GOTPAGEOFF]
	ldr	w1, [x21]
	mov	x0, x19
	bl	_iproc_pcie_read_reg
Lloh10:
	adrp	x8, _GIC_V3_CFG@GOTPAGE
Lloh11:
	ldr	x8, [x8, _GIC_V3_CFG@GOTPAGEOFF]
Lloh12:
	ldr	w8, [x8]
	orr	w2, w8, w0
	ldr	w1, [x21]
	mov	x0, x19
	bl	_iproc_pcie_write_reg
	asr	w20, w20, #2
Lloh13:
	adrp	x8, _IPROC_PCIE_MSI_ADDR_HI@GOTPAGE
Lloh14:
	ldr	x8, [x8, _IPROC_PCIE_MSI_ADDR_HI@GOTPAGEOFF]
Lloh15:
	ldr	w21, [x8]
	mov	x0, x20
	bl	_upper_32_bits
	mov	x2, x0
	mov	x0, x19
	mov	x1, x21
	bl	_iproc_pcie_write_reg
Lloh16:
	adrp	x8, _IPROC_PCIE_MSI_ADDR_LO@GOTPAGE
Lloh17:
	ldr	x8, [x8, _IPROC_PCIE_MSI_ADDR_LO@GOTPAGEOFF]
Lloh18:
	ldr	w21, [x8]
	mov	x0, x20
	bl	_lower_32_bits
	mov	x2, x0
	mov	x0, x19
	mov	x1, x21
	bl	_iproc_pcie_write_reg
	ldr	w1, [x22]
	mov	x0, x19
	bl	_iproc_pcie_read_reg
Lloh19:
	adrp	x8, _MSI_ENABLE_CFG@GOTPAGE
Lloh20:
	ldr	x8, [x8, _MSI_ENABLE_CFG@GOTPAGEOFF]
Lloh21:
	ldr	w8, [x8]
	orr	w2, w8, w0
	b	LBB0_3
LBB0_2:
	ldr	w1, [x22]
	mov	x0, x19
	bl	_iproc_pcie_read_reg
Lloh22:
	adrp	x8, _MSI_ENABLE_CFG@GOTPAGE
Lloh23:
	ldr	x8, [x8, _MSI_ENABLE_CFG@GOTPAGEOFF]
Lloh24:
	ldr	w8, [x8]
	bic	w2, w0, w8
LBB0_3:
	ldr	w1, [x22]
	mov	x0, x19
	ldp	x29, x30, [sp, #32]             ; 16-byte Folded Reload
	ldp	x20, x19, [sp, #16]             ; 16-byte Folded Reload
	ldp	x22, x21, [sp], #48             ; 16-byte Folded Reload
	b	_iproc_pcie_write_reg
	.loh AdrpLdrGot	Lloh0, Lloh1
	.loh AdrpLdrGotLdr	Lloh19, Lloh20, Lloh21
	.loh AdrpLdrGotLdr	Lloh16, Lloh17, Lloh18
	.loh AdrpLdrGotLdr	Lloh13, Lloh14, Lloh15
	.loh AdrpLdrGotLdr	Lloh10, Lloh11, Lloh12
	.loh AdrpLdrGot	Lloh8, Lloh9
	.loh AdrpLdrGotLdr	Lloh5, Lloh6, Lloh7
	.loh AdrpLdrGotLdr	Lloh2, Lloh3, Lloh4
	.loh AdrpLdrGotLdr	Lloh22, Lloh23, Lloh24
	.cfi_endproc
                                        ; -- End function
	.comm	_IPROC_PCIE_MSI_EN_CFG,4,2      ; @IPROC_PCIE_MSI_EN_CFG
	.comm	_MSI_ENABLE_CFG,4,2             ; @MSI_ENABLE_CFG
	.comm	_IPROC_PCIE_MSI_BASE_ADDR,4,2   ; @IPROC_PCIE_MSI_BASE_ADDR
	.comm	_IPROC_PCIE_MSI_WINDOW_SIZE,4,2 ; @IPROC_PCIE_MSI_WINDOW_SIZE
	.comm	_IPROC_PCIE_MSI_GIC_MODE,4,2    ; @IPROC_PCIE_MSI_GIC_MODE
	.comm	_GIC_V3_CFG,4,2                 ; @GIC_V3_CFG
	.comm	_IPROC_PCIE_MSI_ADDR_HI,4,2     ; @IPROC_PCIE_MSI_ADDR_HI
	.comm	_IPROC_PCIE_MSI_ADDR_LO,4,2     ; @IPROC_PCIE_MSI_ADDR_LO
	.no_dead_strip	_iproc_pcie_paxc_v2_msi_steer
.subsections_via_symbols
