	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	4, 0x90                         ## -- Begin function meson_pcie_get_reset
_meson_pcie_get_reset:                  ## @meson_pcie_get_reset
	.cfi_startproc
## %bb.0:
	pushq	%rbp
	.cfi_def_cfa_offset 16
	.cfi_offset %rbp, -16
	movq	%rsp, %rbp
	.cfi_def_cfa_register %rbp
	movq	(%rdi), %rdi
	movq	_PCIE_SHARED_RESET@GOTPCREL(%rip), %rax
	cmpq	%rdx, (%rax)
	jne	LBB0_2
## %bb.1:
	popq	%rbp
	jmp	_devm_reset_control_get_shared  ## TAILCALL
LBB0_2:
	popq	%rbp
	jmp	_devm_reset_control_get         ## TAILCALL
	.cfi_endproc
                                        ## -- End function
	.comm	_PCIE_SHARED_RESET,8,3          ## @PCIE_SHARED_RESET
	.no_dead_strip	_meson_pcie_get_reset
.subsections_via_symbols

	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	2                               ; -- Begin function meson_pcie_get_reset
_meson_pcie_get_reset:                  ; @meson_pcie_get_reset
	.cfi_startproc
; %bb.0:
	ldr	x0, [x0]
Lloh0:
	adrp	x8, _PCIE_SHARED_RESET@GOTPAGE
Lloh1:
	ldr	x8, [x8, _PCIE_SHARED_RESET@GOTPAGEOFF]
Lloh2:
	ldr	x8, [x8]
	cmp	x8, x2
	b.ne	LBB0_2
; %bb.1:
	b	_devm_reset_control_get_shared
LBB0_2:
	b	_devm_reset_control_get
	.loh AdrpLdrGotLdr	Lloh0, Lloh1, Lloh2
	.cfi_endproc
                                        ; -- End function
	.comm	_PCIE_SHARED_RESET,8,3          ; @PCIE_SHARED_RESET
	.no_dead_strip	_meson_pcie_get_reset
.subsections_via_symbols
