	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.globl	_pcie_update_link_speed         ## -- Begin function pcie_update_link_speed
	.p2align	4, 0x90
_pcie_update_link_speed:                ## @pcie_update_link_speed
	.cfi_startproc
## %bb.0:
	pushq	%rbp
	.cfi_def_cfa_offset 16
	.cfi_offset %rbp, -16
	movq	%rsp, %rbp
	.cfi_def_cfa_register %rbp
	movq	_pcie_link_speed@GOTPCREL(%rip), %rax
	movq	(%rax), %rax
	movq	_PCI_EXP_LNKSTA_CLS@GOTPCREL(%rip), %rcx
	andq	(%rcx), %rsi
	movl	(%rax,%rsi,4), %eax
	movl	%eax, (%rdi)
	popq	%rbp
	retq
	.cfi_endproc
                                        ## -- End function
	.comm	_pcie_link_speed,8,3            ## @pcie_link_speed
	.comm	_PCI_EXP_LNKSTA_CLS,8,3         ## @PCI_EXP_LNKSTA_CLS
.subsections_via_symbols

	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.globl	_pcie_update_link_speed         ; -- Begin function pcie_update_link_speed
	.p2align	2
_pcie_update_link_speed:                ; @pcie_update_link_speed
	.cfi_startproc
; %bb.0:
Lloh0:
	adrp	x8, _pcie_link_speed@GOTPAGE
Lloh1:
	ldr	x8, [x8, _pcie_link_speed@GOTPAGEOFF]
Lloh2:
	adrp	x9, _PCI_EXP_LNKSTA_CLS@GOTPAGE
Lloh3:
	ldr	x9, [x9, _PCI_EXP_LNKSTA_CLS@GOTPAGEOFF]
Lloh4:
	ldr	x8, [x8]
Lloh5:
	ldr	x9, [x9]
	and	x9, x9, x1
	ldr	w8, [x8, x9, lsl #2]
	str	w8, [x0]
	ret
	.loh AdrpLdrGotLdr	Lloh2, Lloh3, Lloh5
	.loh AdrpLdrGotLdr	Lloh0, Lloh1, Lloh4
	.cfi_endproc
                                        ; -- End function
	.comm	_pcie_link_speed,8,3            ; @pcie_link_speed
	.comm	_PCI_EXP_LNKSTA_CLS,8,3         ; @PCI_EXP_LNKSTA_CLS
.subsections_via_symbols
