	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	4, 0x90                         ## -- Begin function exynos5440_pcie_phy_power_off
_exynos5440_pcie_phy_power_off:         ## @exynos5440_pcie_phy_power_off
	.cfi_startproc
## %bb.0:
	pushq	%rbp
	.cfi_def_cfa_offset 16
	.cfi_offset %rbp, -16
	movq	%rsp, %rbp
	.cfi_def_cfa_register %rbp
	pushq	%r15
	pushq	%r14
	pushq	%rbx
	pushq	%rax
	.cfi_offset %rbx, -40
	.cfi_offset %r14, -32
	.cfi_offset %r15, -24
	movq	%rdi, %rbx
	callq	_phy_get_drvdata
	movq	%rax, %r15
	movq	_PCIE_PHY_PLL_LOCKED@GOTPCREL(%rip), %rax
	movq	(%rax), %rdi
	addq	(%r15), %rdi
	xorl	%r14d, %r14d
	xorl	%edx, %edx
	movl	$1, %ecx
	movl	$500, %r8d                      ## imm = 0x1F4
	callq	_readl_poll_timeout
	testq	%rax, %rax
	je	LBB0_2
## %bb.1:
	leaq	L_.str(%rip), %rsi
	movq	%rbx, %rdi
	callq	_dev_err
	movq	_ETIMEDOUT@GOTPCREL(%rip), %rax
	subl	(%rax), %r14d
	jmp	LBB0_3
LBB0_2:
	movq	(%r15), %rdi
	movq	_PCIE_PHY_COMMON_POWER@GOTPCREL(%rip), %rbx
	movl	(%rbx), %esi
	callq	_exynos_pcie_phy_readl
	movq	_PCIE_PHY_COMMON_PD_CMN@GOTPCREL(%rip), %rcx
	orl	(%rcx), %eax
	movq	(%r15), %rdi
	movl	(%rbx), %edx
	movl	%eax, %esi
	callq	_exynos_pcie_phy_writel
	movq	(%r15), %rdi
	movq	_PCIE_PHY_TRSV0_POWER@GOTPCREL(%rip), %rbx
	movl	(%rbx), %esi
	callq	_exynos_pcie_phy_readl
	movq	_PCIE_PHY_TRSV0_PD_TSV@GOTPCREL(%rip), %rcx
	orl	(%rcx), %eax
	movq	(%r15), %rdi
	movl	(%rbx), %edx
	movl	%eax, %esi
	callq	_exynos_pcie_phy_writel
	movq	(%r15), %rdi
	movq	_PCIE_PHY_TRSV1_POWER@GOTPCREL(%rip), %rbx
	movl	(%rbx), %esi
	callq	_exynos_pcie_phy_readl
	movq	_PCIE_PHY_TRSV1_PD_TSV@GOTPCREL(%rip), %rcx
	orl	(%rcx), %eax
	movq	(%r15), %rdi
	movl	(%rbx), %edx
	movl	%eax, %esi
	callq	_exynos_pcie_phy_writel
	movq	(%r15), %rdi
	movq	_PCIE_PHY_TRSV2_POWER@GOTPCREL(%rip), %rbx
	movl	(%rbx), %esi
	callq	_exynos_pcie_phy_readl
	movq	_PCIE_PHY_TRSV2_PD_TSV@GOTPCREL(%rip), %rcx
	orl	(%rcx), %eax
	movq	(%r15), %rdi
	movl	(%rbx), %edx
	movl	%eax, %esi
	callq	_exynos_pcie_phy_writel
	movq	(%r15), %rdi
	movq	_PCIE_PHY_TRSV3_POWER@GOTPCREL(%rip), %rbx
	movl	(%rbx), %esi
	callq	_exynos_pcie_phy_readl
	movq	_PCIE_PHY_TRSV3_PD_TSV@GOTPCREL(%rip), %rcx
	orl	(%rcx), %eax
	movq	(%r15), %rdi
	movl	(%rbx), %edx
	movl	%eax, %esi
	callq	_exynos_pcie_phy_writel
LBB0_3:
	movl	%r14d, %eax
	addq	$8, %rsp
	popq	%rbx
	popq	%r14
	popq	%r15
	popq	%rbp
	retq
	.cfi_endproc
                                        ## -- End function
	.comm	_PCIE_PHY_PLL_LOCKED,8,3        ## @PCIE_PHY_PLL_LOCKED
	.section	__TEXT,__cstring,cstring_literals
L_.str:                                 ## @.str
	.asciz	"PLL Locked: 0x%x\n"

	.comm	_ETIMEDOUT,4,2                  ## @ETIMEDOUT
	.comm	_PCIE_PHY_COMMON_POWER,4,2      ## @PCIE_PHY_COMMON_POWER
	.comm	_PCIE_PHY_COMMON_PD_CMN,4,2     ## @PCIE_PHY_COMMON_PD_CMN
	.comm	_PCIE_PHY_TRSV0_POWER,4,2       ## @PCIE_PHY_TRSV0_POWER
	.comm	_PCIE_PHY_TRSV0_PD_TSV,4,2      ## @PCIE_PHY_TRSV0_PD_TSV
	.comm	_PCIE_PHY_TRSV1_POWER,4,2       ## @PCIE_PHY_TRSV1_POWER
	.comm	_PCIE_PHY_TRSV1_PD_TSV,4,2      ## @PCIE_PHY_TRSV1_PD_TSV
	.comm	_PCIE_PHY_TRSV2_POWER,4,2       ## @PCIE_PHY_TRSV2_POWER
	.comm	_PCIE_PHY_TRSV2_PD_TSV,4,2      ## @PCIE_PHY_TRSV2_PD_TSV
	.comm	_PCIE_PHY_TRSV3_POWER,4,2       ## @PCIE_PHY_TRSV3_POWER
	.comm	_PCIE_PHY_TRSV3_PD_TSV,4,2      ## @PCIE_PHY_TRSV3_PD_TSV
	.no_dead_strip	_exynos5440_pcie_phy_power_off
.subsections_via_symbols

	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	2                               ; -- Begin function exynos5440_pcie_phy_power_off
_exynos5440_pcie_phy_power_off:         ; @exynos5440_pcie_phy_power_off
	.cfi_startproc
; %bb.0:
	stp	x20, x19, [sp, #-32]!           ; 16-byte Folded Spill
	.cfi_def_cfa_offset 32
	stp	x29, x30, [sp, #16]             ; 16-byte Folded Spill
	add	x29, sp, #16
	.cfi_def_cfa w29, 16
	.cfi_offset w30, -8
	.cfi_offset w29, -16
	.cfi_offset w19, -24
	.cfi_offset w20, -32
	mov	x20, x0
	bl	_phy_get_drvdata
	mov	x19, x0
	ldr	x8, [x0]
Lloh0:
	adrp	x9, _PCIE_PHY_PLL_LOCKED@GOTPAGE
Lloh1:
	ldr	x9, [x9, _PCIE_PHY_PLL_LOCKED@GOTPAGEOFF]
Lloh2:
	ldr	x9, [x9]
	add	x0, x9, x8
	mov	w2, #0
	mov	w3, #1
	mov	w4, #500
	bl	_readl_poll_timeout
	cbz	x0, LBB0_2
; %bb.1:
Lloh3:
	adrp	x1, l_.str@PAGE
Lloh4:
	add	x1, x1, l_.str@PAGEOFF
	mov	x0, x20
	bl	_dev_err
Lloh5:
	adrp	x8, _ETIMEDOUT@GOTPAGE
Lloh6:
	ldr	x8, [x8, _ETIMEDOUT@GOTPAGEOFF]
Lloh7:
	ldr	w8, [x8]
	neg	w0, w8
	b	LBB0_3
LBB0_2:
	ldr	x0, [x19]
Lloh8:
	adrp	x20, _PCIE_PHY_COMMON_POWER@GOTPAGE
Lloh9:
	ldr	x20, [x20, _PCIE_PHY_COMMON_POWER@GOTPAGEOFF]
	ldr	w1, [x20]
	bl	_exynos_pcie_phy_readl
Lloh10:
	adrp	x8, _PCIE_PHY_COMMON_PD_CMN@GOTPAGE
Lloh11:
	ldr	x8, [x8, _PCIE_PHY_COMMON_PD_CMN@GOTPAGEOFF]
Lloh12:
	ldr	w8, [x8]
	orr	w1, w8, w0
	ldr	x0, [x19]
	ldr	w2, [x20]
	bl	_exynos_pcie_phy_writel
	ldr	x0, [x19]
Lloh13:
	adrp	x20, _PCIE_PHY_TRSV0_POWER@GOTPAGE
Lloh14:
	ldr	x20, [x20, _PCIE_PHY_TRSV0_POWER@GOTPAGEOFF]
	ldr	w1, [x20]
	bl	_exynos_pcie_phy_readl
Lloh15:
	adrp	x8, _PCIE_PHY_TRSV0_PD_TSV@GOTPAGE
Lloh16:
	ldr	x8, [x8, _PCIE_PHY_TRSV0_PD_TSV@GOTPAGEOFF]
Lloh17:
	ldr	w8, [x8]
	orr	w1, w8, w0
	ldr	x0, [x19]
	ldr	w2, [x20]
	bl	_exynos_pcie_phy_writel
	ldr	x0, [x19]
Lloh18:
	adrp	x20, _PCIE_PHY_TRSV1_POWER@GOTPAGE
Lloh19:
	ldr	x20, [x20, _PCIE_PHY_TRSV1_POWER@GOTPAGEOFF]
	ldr	w1, [x20]
	bl	_exynos_pcie_phy_readl
Lloh20:
	adrp	x8, _PCIE_PHY_TRSV1_PD_TSV@GOTPAGE
Lloh21:
	ldr	x8, [x8, _PCIE_PHY_TRSV1_PD_TSV@GOTPAGEOFF]
Lloh22:
	ldr	w8, [x8]
	orr	w1, w8, w0
	ldr	x0, [x19]
	ldr	w2, [x20]
	bl	_exynos_pcie_phy_writel
	ldr	x0, [x19]
Lloh23:
	adrp	x20, _PCIE_PHY_TRSV2_POWER@GOTPAGE
Lloh24:
	ldr	x20, [x20, _PCIE_PHY_TRSV2_POWER@GOTPAGEOFF]
	ldr	w1, [x20]
	bl	_exynos_pcie_phy_readl
Lloh25:
	adrp	x8, _PCIE_PHY_TRSV2_PD_TSV@GOTPAGE
Lloh26:
	ldr	x8, [x8, _PCIE_PHY_TRSV2_PD_TSV@GOTPAGEOFF]
Lloh27:
	ldr	w8, [x8]
	orr	w1, w8, w0
	ldr	x0, [x19]
	ldr	w2, [x20]
	bl	_exynos_pcie_phy_writel
	ldr	x0, [x19]
Lloh28:
	adrp	x20, _PCIE_PHY_TRSV3_POWER@GOTPAGE
Lloh29:
	ldr	x20, [x20, _PCIE_PHY_TRSV3_POWER@GOTPAGEOFF]
	ldr	w1, [x20]
	bl	_exynos_pcie_phy_readl
Lloh30:
	adrp	x8, _PCIE_PHY_TRSV3_PD_TSV@GOTPAGE
Lloh31:
	ldr	x8, [x8, _PCIE_PHY_TRSV3_PD_TSV@GOTPAGEOFF]
Lloh32:
	ldr	w8, [x8]
	orr	w1, w8, w0
	ldr	x0, [x19]
	ldr	w2, [x20]
	bl	_exynos_pcie_phy_writel
	mov	w0, #0
LBB0_3:
	ldp	x29, x30, [sp, #16]             ; 16-byte Folded Reload
	ldp	x20, x19, [sp], #32             ; 16-byte Folded Reload
	ret
	.loh AdrpLdrGotLdr	Lloh0, Lloh1, Lloh2
	.loh AdrpLdrGotLdr	Lloh5, Lloh6, Lloh7
	.loh AdrpAdd	Lloh3, Lloh4
	.loh AdrpLdrGotLdr	Lloh30, Lloh31, Lloh32
	.loh AdrpLdrGot	Lloh28, Lloh29
	.loh AdrpLdrGotLdr	Lloh25, Lloh26, Lloh27
	.loh AdrpLdrGot	Lloh23, Lloh24
	.loh AdrpLdrGotLdr	Lloh20, Lloh21, Lloh22
	.loh AdrpLdrGot	Lloh18, Lloh19
	.loh AdrpLdrGotLdr	Lloh15, Lloh16, Lloh17
	.loh AdrpLdrGot	Lloh13, Lloh14
	.loh AdrpLdrGotLdr	Lloh10, Lloh11, Lloh12
	.loh AdrpLdrGot	Lloh8, Lloh9
	.cfi_endproc
                                        ; -- End function
	.comm	_PCIE_PHY_PLL_LOCKED,8,3        ; @PCIE_PHY_PLL_LOCKED
	.section	__TEXT,__cstring,cstring_literals
l_.str:                                 ; @.str
	.asciz	"PLL Locked: 0x%x\n"

	.comm	_ETIMEDOUT,4,2                  ; @ETIMEDOUT
	.comm	_PCIE_PHY_COMMON_POWER,4,2      ; @PCIE_PHY_COMMON_POWER
	.comm	_PCIE_PHY_COMMON_PD_CMN,4,2     ; @PCIE_PHY_COMMON_PD_CMN
	.comm	_PCIE_PHY_TRSV0_POWER,4,2       ; @PCIE_PHY_TRSV0_POWER
	.comm	_PCIE_PHY_TRSV0_PD_TSV,4,2      ; @PCIE_PHY_TRSV0_PD_TSV
	.comm	_PCIE_PHY_TRSV1_POWER,4,2       ; @PCIE_PHY_TRSV1_POWER
	.comm	_PCIE_PHY_TRSV1_PD_TSV,4,2      ; @PCIE_PHY_TRSV1_PD_TSV
	.comm	_PCIE_PHY_TRSV2_POWER,4,2       ; @PCIE_PHY_TRSV2_POWER
	.comm	_PCIE_PHY_TRSV2_PD_TSV,4,2      ; @PCIE_PHY_TRSV2_PD_TSV
	.comm	_PCIE_PHY_TRSV3_POWER,4,2       ; @PCIE_PHY_TRSV3_POWER
	.comm	_PCIE_PHY_TRSV3_PD_TSV,4,2      ; @PCIE_PHY_TRSV3_PD_TSV
	.no_dead_strip	_exynos5440_pcie_phy_power_off
.subsections_via_symbols
