	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	4, 0x90                         ## -- Begin function xilinx_pcie_init_port
_xilinx_pcie_init_port:                 ## @xilinx_pcie_init_port
	.cfi_startproc
## %bb.0:
	pushq	%rbp
	.cfi_def_cfa_offset 16
	.cfi_offset %rbp, -16
	movq	%rsp, %rbp
	.cfi_def_cfa_register %rbp
	pushq	%r15
	pushq	%r14
	pushq	%rbx
	pushq	%rax
	.cfi_offset %rbx, -40
	.cfi_offset %r14, -32
	.cfi_offset %r15, -24
	movq	%rdi, %rbx
	movq	(%rdi), %r14
	callq	_xilinx_pcie_link_up
	testq	%rax, %rax
	leaq	L_.str.1(%rip), %rax
	leaq	L_.str(%rip), %rsi
	cmoveq	%rax, %rsi
	movq	%r14, %rdi
	callq	_dev_info
	movq	_XILINX_PCIE_IDR_ALL_MASK@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	notl	%esi
	movq	_XILINX_PCIE_REG_IMR@GOTPCREL(%rip), %r14
	movl	(%r14), %edx
	movq	%rbx, %rdi
	callq	_pcie_write
	movq	_XILINX_PCIE_REG_IDR@GOTPCREL(%rip), %r15
	movl	(%r15), %esi
	movq	%rbx, %rdi
	callq	_pcie_read
	movq	_XILINX_PCIE_IMR_ALL_MASK@GOTPCREL(%rip), %rcx
	andl	(%rcx), %eax
	movl	(%r15), %edx
	movq	%rbx, %rdi
	movl	%eax, %esi
	callq	_pcie_write
	movq	_XILINX_PCIE_IMR_ENABLE_MASK@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movl	(%r14), %edx
	movq	%rbx, %rdi
	callq	_pcie_write
	movq	_XILINX_PCIE_REG_RPSC@GOTPCREL(%rip), %r14
	movl	(%r14), %esi
	movq	%rbx, %rdi
	callq	_pcie_read
	movq	_XILINX_PCIE_REG_RPSC_BEN@GOTPCREL(%rip), %rcx
	orl	(%rcx), %eax
	movl	(%r14), %edx
	movq	%rbx, %rdi
	movl	%eax, %esi
	addq	$8, %rsp
	popq	%rbx
	popq	%r14
	popq	%r15
	popq	%rbp
	jmp	_pcie_write                     ## TAILCALL
	.cfi_endproc
                                        ## -- End function
	.section	__TEXT,__cstring,cstring_literals
L_.str:                                 ## @.str
	.asciz	"PCIe Link is UP\n"

L_.str.1:                               ## @.str.1
	.asciz	"PCIe Link is DOWN\n"

	.comm	_XILINX_PCIE_IDR_ALL_MASK,4,2   ## @XILINX_PCIE_IDR_ALL_MASK
	.comm	_XILINX_PCIE_REG_IMR,4,2        ## @XILINX_PCIE_REG_IMR
	.comm	_XILINX_PCIE_REG_IDR,4,2        ## @XILINX_PCIE_REG_IDR
	.comm	_XILINX_PCIE_IMR_ALL_MASK,4,2   ## @XILINX_PCIE_IMR_ALL_MASK
	.comm	_XILINX_PCIE_IMR_ENABLE_MASK,4,2 ## @XILINX_PCIE_IMR_ENABLE_MASK
	.comm	_XILINX_PCIE_REG_RPSC,4,2       ## @XILINX_PCIE_REG_RPSC
	.comm	_XILINX_PCIE_REG_RPSC_BEN,4,2   ## @XILINX_PCIE_REG_RPSC_BEN
	.no_dead_strip	_xilinx_pcie_init_port
.subsections_via_symbols

	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	2                               ; -- Begin function xilinx_pcie_init_port
_xilinx_pcie_init_port:                 ; @xilinx_pcie_init_port
	.cfi_startproc
; %bb.0:
	stp	x22, x21, [sp, #-48]!           ; 16-byte Folded Spill
	.cfi_def_cfa_offset 48
	stp	x20, x19, [sp, #16]             ; 16-byte Folded Spill
	stp	x29, x30, [sp, #32]             ; 16-byte Folded Spill
	add	x29, sp, #32
	.cfi_def_cfa w29, 16
	.cfi_offset w30, -8
	.cfi_offset w29, -16
	.cfi_offset w19, -24
	.cfi_offset w20, -32
	.cfi_offset w21, -40
	.cfi_offset w22, -48
	mov	x19, x0
	ldr	x20, [x0]
	bl	_xilinx_pcie_link_up
Lloh0:
	adrp	x8, l_.str@PAGE
Lloh1:
	add	x8, x8, l_.str@PAGEOFF
Lloh2:
	adrp	x9, l_.str.1@PAGE
Lloh3:
	add	x9, x9, l_.str.1@PAGEOFF
	cmp	x0, #0
	csel	x1, x9, x8, eq
	mov	x0, x20
	bl	_dev_info
Lloh4:
	adrp	x8, _XILINX_PCIE_IDR_ALL_MASK@GOTPAGE
Lloh5:
	ldr	x8, [x8, _XILINX_PCIE_IDR_ALL_MASK@GOTPAGEOFF]
Lloh6:
	ldr	w8, [x8]
	mvn	w1, w8
Lloh7:
	adrp	x20, _XILINX_PCIE_REG_IMR@GOTPAGE
Lloh8:
	ldr	x20, [x20, _XILINX_PCIE_REG_IMR@GOTPAGEOFF]
	ldr	w2, [x20]
	mov	x0, x19
	bl	_pcie_write
Lloh9:
	adrp	x21, _XILINX_PCIE_REG_IDR@GOTPAGE
Lloh10:
	ldr	x21, [x21, _XILINX_PCIE_REG_IDR@GOTPAGEOFF]
	ldr	w1, [x21]
	mov	x0, x19
	bl	_pcie_read
Lloh11:
	adrp	x8, _XILINX_PCIE_IMR_ALL_MASK@GOTPAGE
Lloh12:
	ldr	x8, [x8, _XILINX_PCIE_IMR_ALL_MASK@GOTPAGEOFF]
Lloh13:
	ldr	w8, [x8]
	and	w1, w8, w0
	ldr	w2, [x21]
	mov	x0, x19
	bl	_pcie_write
Lloh14:
	adrp	x8, _XILINX_PCIE_IMR_ENABLE_MASK@GOTPAGE
Lloh15:
	ldr	x8, [x8, _XILINX_PCIE_IMR_ENABLE_MASK@GOTPAGEOFF]
Lloh16:
	ldr	w1, [x8]
	ldr	w2, [x20]
	mov	x0, x19
	bl	_pcie_write
Lloh17:
	adrp	x20, _XILINX_PCIE_REG_RPSC@GOTPAGE
Lloh18:
	ldr	x20, [x20, _XILINX_PCIE_REG_RPSC@GOTPAGEOFF]
	ldr	w1, [x20]
	mov	x0, x19
	bl	_pcie_read
Lloh19:
	adrp	x8, _XILINX_PCIE_REG_RPSC_BEN@GOTPAGE
Lloh20:
	ldr	x8, [x8, _XILINX_PCIE_REG_RPSC_BEN@GOTPAGEOFF]
Lloh21:
	ldr	w8, [x8]
	orr	w1, w8, w0
	ldr	w2, [x20]
	mov	x0, x19
	ldp	x29, x30, [sp, #32]             ; 16-byte Folded Reload
	ldp	x20, x19, [sp, #16]             ; 16-byte Folded Reload
	ldp	x22, x21, [sp], #48             ; 16-byte Folded Reload
	b	_pcie_write
	.loh AdrpLdrGotLdr	Lloh19, Lloh20, Lloh21
	.loh AdrpLdrGot	Lloh17, Lloh18
	.loh AdrpLdrGotLdr	Lloh14, Lloh15, Lloh16
	.loh AdrpLdrGotLdr	Lloh11, Lloh12, Lloh13
	.loh AdrpLdrGot	Lloh9, Lloh10
	.loh AdrpLdrGot	Lloh7, Lloh8
	.loh AdrpLdrGotLdr	Lloh4, Lloh5, Lloh6
	.loh AdrpAdd	Lloh2, Lloh3
	.loh AdrpAdd	Lloh0, Lloh1
	.cfi_endproc
                                        ; -- End function
	.section	__TEXT,__cstring,cstring_literals
l_.str:                                 ; @.str
	.asciz	"PCIe Link is UP\n"

l_.str.1:                               ; @.str.1
	.asciz	"PCIe Link is DOWN\n"

	.comm	_XILINX_PCIE_IDR_ALL_MASK,4,2   ; @XILINX_PCIE_IDR_ALL_MASK
	.comm	_XILINX_PCIE_REG_IMR,4,2        ; @XILINX_PCIE_REG_IMR
	.comm	_XILINX_PCIE_REG_IDR,4,2        ; @XILINX_PCIE_REG_IDR
	.comm	_XILINX_PCIE_IMR_ALL_MASK,4,2   ; @XILINX_PCIE_IMR_ALL_MASK
	.comm	_XILINX_PCIE_IMR_ENABLE_MASK,4,2 ; @XILINX_PCIE_IMR_ENABLE_MASK
	.comm	_XILINX_PCIE_REG_RPSC,4,2       ; @XILINX_PCIE_REG_RPSC
	.comm	_XILINX_PCIE_REG_RPSC_BEN,4,2   ; @XILINX_PCIE_REG_RPSC_BEN
	.no_dead_strip	_xilinx_pcie_init_port
.subsections_via_symbols
