	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	4, 0x90                         ## -- Begin function artpec6_pcie_init_phy_a6
_artpec6_pcie_init_phy_a6:              ## @artpec6_pcie_init_phy_a6
	.cfi_startproc
## %bb.0:
	pushq	%rbp
	.cfi_def_cfa_offset 16
	.cfi_offset %rbp, -16
	movq	%rsp, %rbp
	.cfi_def_cfa_register %rbp
	pushq	%r15
	pushq	%r14
	pushq	%rbx
	pushq	%rax
	.cfi_offset %rbx, -40
	.cfi_offset %r14, -32
	.cfi_offset %r15, -24
	movq	%rdi, %rbx
	movq	_PCIECFG@GOTPCREL(%rip), %r14
	movl	(%r14), %esi
	callq	_artpec6_pcie_readl
	movq	_PCIECFG_RISRCREN@GOTPCREL(%rip), %rcx
	movq	_PCIECFG_MODE_TX_DRV_EN@GOTPCREL(%rip), %rdx
	movq	_PCIECFG_CISRREN@GOTPCREL(%rip), %rsi
	movq	_PCIECFG_MACRO_ENABLE@GOTPCREL(%rip), %rdi
	orl	(%rcx), %eax
	orl	(%rdx), %eax
	orl	(%rsi), %eax
	orl	(%rdi), %eax
	movq	_PCIECFG_REFCLK_ENABLE@GOTPCREL(%rip), %rcx
	orl	(%rcx), %eax
	movq	_PCIECFG_DBG_OEN@GOTPCREL(%rip), %rcx
	movq	_PCIECFG_CLKREQ_B@GOTPCREL(%rip), %rdx
	movl	(%rdx), %edx
	orl	(%rcx), %edx
	notl	%edx
	andl	%eax, %edx
	movl	(%r14), %esi
	movq	%rbx, %rdi
	callq	_artpec6_pcie_writel
	movl	$5000, %edi                     ## imm = 0x1388
	movl	$6000, %esi                     ## imm = 0x1770
	callq	_usleep_range
	movq	_NOCCFG@GOTPCREL(%rip), %r15
	movl	(%r15), %esi
	movq	%rbx, %rdi
	callq	_artpec6_pcie_readl
	movq	_NOCCFG_ENABLE_CLK_PCIE@GOTPCREL(%rip), %rcx
	orl	(%rcx), %eax
	movl	(%r15), %esi
	movq	%rbx, %rdi
	movl	%eax, %edx
	callq	_artpec6_pcie_writel
	movl	$20, %edi
	movl	$30, %esi
	callq	_usleep_range
	movl	(%r14), %esi
	movq	%rbx, %rdi
	callq	_artpec6_pcie_readl
	movq	_PCIECFG_PCLK_ENABLE@GOTPCREL(%rip), %rcx
	orl	(%rcx), %eax
	movq	_PCIECFG_PLL_ENABLE@GOTPCREL(%rip), %rcx
	orl	(%rcx), %eax
	movl	(%r14), %esi
	movq	%rbx, %rdi
	movl	%eax, %edx
	callq	_artpec6_pcie_writel
	movl	$6000, %edi                     ## imm = 0x1770
	movl	$7000, %esi                     ## imm = 0x1B58
	callq	_usleep_range
	movl	(%r15), %esi
	movq	%rbx, %rdi
	callq	_artpec6_pcie_readl
	movq	_NOCCFG_POWER_PCIE_IDLEREQ@GOTPCREL(%rip), %rcx
	movl	(%rcx), %edx
	notl	%edx
	andl	%eax, %edx
	movl	(%r15), %esi
	movq	%rbx, %rdi
	addq	$8, %rsp
	popq	%rbx
	popq	%r14
	popq	%r15
	popq	%rbp
	jmp	_artpec6_pcie_writel            ## TAILCALL
	.cfi_endproc
                                        ## -- End function
	.comm	_PCIECFG,4,2                    ## @PCIECFG
	.comm	_PCIECFG_RISRCREN,4,2           ## @PCIECFG_RISRCREN
	.comm	_PCIECFG_MODE_TX_DRV_EN,4,2     ## @PCIECFG_MODE_TX_DRV_EN
	.comm	_PCIECFG_CISRREN,4,2            ## @PCIECFG_CISRREN
	.comm	_PCIECFG_MACRO_ENABLE,4,2       ## @PCIECFG_MACRO_ENABLE
	.comm	_PCIECFG_REFCLK_ENABLE,4,2      ## @PCIECFG_REFCLK_ENABLE
	.comm	_PCIECFG_DBG_OEN,4,2            ## @PCIECFG_DBG_OEN
	.comm	_PCIECFG_CLKREQ_B,4,2           ## @PCIECFG_CLKREQ_B
	.comm	_NOCCFG,4,2                     ## @NOCCFG
	.comm	_NOCCFG_ENABLE_CLK_PCIE,4,2     ## @NOCCFG_ENABLE_CLK_PCIE
	.comm	_PCIECFG_PCLK_ENABLE,4,2        ## @PCIECFG_PCLK_ENABLE
	.comm	_PCIECFG_PLL_ENABLE,4,2         ## @PCIECFG_PLL_ENABLE
	.comm	_NOCCFG_POWER_PCIE_IDLEREQ,4,2  ## @NOCCFG_POWER_PCIE_IDLEREQ
	.no_dead_strip	_artpec6_pcie_init_phy_a6
.subsections_via_symbols

	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	2                               ; -- Begin function artpec6_pcie_init_phy_a6
_artpec6_pcie_init_phy_a6:              ; @artpec6_pcie_init_phy_a6
	.cfi_startproc
; %bb.0:
	stp	x22, x21, [sp, #-48]!           ; 16-byte Folded Spill
	.cfi_def_cfa_offset 48
	stp	x20, x19, [sp, #16]             ; 16-byte Folded Spill
	stp	x29, x30, [sp, #32]             ; 16-byte Folded Spill
	add	x29, sp, #32
	.cfi_def_cfa w29, 16
	.cfi_offset w30, -8
	.cfi_offset w29, -16
	.cfi_offset w19, -24
	.cfi_offset w20, -32
	.cfi_offset w21, -40
	.cfi_offset w22, -48
	mov	x19, x0
Lloh0:
	adrp	x20, _PCIECFG@GOTPAGE
Lloh1:
	ldr	x20, [x20, _PCIECFG@GOTPAGEOFF]
	ldr	w1, [x20]
	bl	_artpec6_pcie_readl
Lloh2:
	adrp	x8, _PCIECFG_RISRCREN@GOTPAGE
Lloh3:
	ldr	x8, [x8, _PCIECFG_RISRCREN@GOTPAGEOFF]
Lloh4:
	ldr	w8, [x8]
Lloh5:
	adrp	x9, _PCIECFG_MODE_TX_DRV_EN@GOTPAGE
Lloh6:
	ldr	x9, [x9, _PCIECFG_MODE_TX_DRV_EN@GOTPAGEOFF]
Lloh7:
	ldr	w9, [x9]
Lloh8:
	adrp	x10, _PCIECFG_CISRREN@GOTPAGE
Lloh9:
	ldr	x10, [x10, _PCIECFG_CISRREN@GOTPAGEOFF]
Lloh10:
	ldr	w10, [x10]
Lloh11:
	adrp	x11, _PCIECFG_MACRO_ENABLE@GOTPAGE
Lloh12:
	ldr	x11, [x11, _PCIECFG_MACRO_ENABLE@GOTPAGEOFF]
Lloh13:
	ldr	w11, [x11]
Lloh14:
	adrp	x12, _PCIECFG_REFCLK_ENABLE@GOTPAGE
Lloh15:
	ldr	x12, [x12, _PCIECFG_REFCLK_ENABLE@GOTPAGEOFF]
Lloh16:
	ldr	w12, [x12]
	orr	w8, w8, w0
	orr	w8, w8, w9
	orr	w8, w8, w10
	orr	w8, w8, w11
	orr	w8, w8, w12
Lloh17:
	adrp	x9, _PCIECFG_DBG_OEN@GOTPAGE
Lloh18:
	ldr	x9, [x9, _PCIECFG_DBG_OEN@GOTPAGEOFF]
Lloh19:
	ldr	w9, [x9]
Lloh20:
	adrp	x10, _PCIECFG_CLKREQ_B@GOTPAGE
Lloh21:
	ldr	x10, [x10, _PCIECFG_CLKREQ_B@GOTPAGEOFF]
Lloh22:
	ldr	w10, [x10]
	orr	w9, w10, w9
	bic	w2, w8, w9
	ldr	w1, [x20]
	mov	x0, x19
	bl	_artpec6_pcie_writel
	mov	w0, #5000
	mov	w1, #6000
	bl	_usleep_range
Lloh23:
	adrp	x21, _NOCCFG@GOTPAGE
Lloh24:
	ldr	x21, [x21, _NOCCFG@GOTPAGEOFF]
	ldr	w1, [x21]
	mov	x0, x19
	bl	_artpec6_pcie_readl
Lloh25:
	adrp	x8, _NOCCFG_ENABLE_CLK_PCIE@GOTPAGE
Lloh26:
	ldr	x8, [x8, _NOCCFG_ENABLE_CLK_PCIE@GOTPAGEOFF]
Lloh27:
	ldr	w8, [x8]
	orr	w2, w8, w0
	ldr	w1, [x21]
	mov	x0, x19
	bl	_artpec6_pcie_writel
	mov	w0, #20
	mov	w1, #30
	bl	_usleep_range
	ldr	w1, [x20]
	mov	x0, x19
	bl	_artpec6_pcie_readl
Lloh28:
	adrp	x8, _PCIECFG_PCLK_ENABLE@GOTPAGE
Lloh29:
	ldr	x8, [x8, _PCIECFG_PCLK_ENABLE@GOTPAGEOFF]
Lloh30:
	ldr	w8, [x8]
Lloh31:
	adrp	x9, _PCIECFG_PLL_ENABLE@GOTPAGE
Lloh32:
	ldr	x9, [x9, _PCIECFG_PLL_ENABLE@GOTPAGEOFF]
Lloh33:
	ldr	w9, [x9]
	orr	w8, w8, w0
	orr	w2, w8, w9
	ldr	w1, [x20]
	mov	x0, x19
	bl	_artpec6_pcie_writel
	mov	w0, #6000
	mov	w1, #7000
	bl	_usleep_range
	ldr	w1, [x21]
	mov	x0, x19
	bl	_artpec6_pcie_readl
Lloh34:
	adrp	x8, _NOCCFG_POWER_PCIE_IDLEREQ@GOTPAGE
Lloh35:
	ldr	x8, [x8, _NOCCFG_POWER_PCIE_IDLEREQ@GOTPAGEOFF]
Lloh36:
	ldr	w8, [x8]
	bic	w2, w0, w8
	ldr	w1, [x21]
	mov	x0, x19
	ldp	x29, x30, [sp, #32]             ; 16-byte Folded Reload
	ldp	x20, x19, [sp, #16]             ; 16-byte Folded Reload
	ldp	x22, x21, [sp], #48             ; 16-byte Folded Reload
	b	_artpec6_pcie_writel
	.loh AdrpLdrGotLdr	Lloh34, Lloh35, Lloh36
	.loh AdrpLdrGotLdr	Lloh31, Lloh32, Lloh33
	.loh AdrpLdrGotLdr	Lloh28, Lloh29, Lloh30
	.loh AdrpLdrGotLdr	Lloh25, Lloh26, Lloh27
	.loh AdrpLdrGot	Lloh23, Lloh24
	.loh AdrpLdrGotLdr	Lloh20, Lloh21, Lloh22
	.loh AdrpLdrGotLdr	Lloh17, Lloh18, Lloh19
	.loh AdrpLdrGotLdr	Lloh14, Lloh15, Lloh16
	.loh AdrpLdrGotLdr	Lloh11, Lloh12, Lloh13
	.loh AdrpLdrGotLdr	Lloh8, Lloh9, Lloh10
	.loh AdrpLdrGotLdr	Lloh5, Lloh6, Lloh7
	.loh AdrpLdrGotLdr	Lloh2, Lloh3, Lloh4
	.loh AdrpLdrGot	Lloh0, Lloh1
	.cfi_endproc
                                        ; -- End function
	.comm	_PCIECFG,4,2                    ; @PCIECFG
	.comm	_PCIECFG_RISRCREN,4,2           ; @PCIECFG_RISRCREN
	.comm	_PCIECFG_MODE_TX_DRV_EN,4,2     ; @PCIECFG_MODE_TX_DRV_EN
	.comm	_PCIECFG_CISRREN,4,2            ; @PCIECFG_CISRREN
	.comm	_PCIECFG_MACRO_ENABLE,4,2       ; @PCIECFG_MACRO_ENABLE
	.comm	_PCIECFG_REFCLK_ENABLE,4,2      ; @PCIECFG_REFCLK_ENABLE
	.comm	_PCIECFG_DBG_OEN,4,2            ; @PCIECFG_DBG_OEN
	.comm	_PCIECFG_CLKREQ_B,4,2           ; @PCIECFG_CLKREQ_B
	.comm	_NOCCFG,4,2                     ; @NOCCFG
	.comm	_NOCCFG_ENABLE_CLK_PCIE,4,2     ; @NOCCFG_ENABLE_CLK_PCIE
	.comm	_PCIECFG_PCLK_ENABLE,4,2        ; @PCIECFG_PCLK_ENABLE
	.comm	_PCIECFG_PLL_ENABLE,4,2         ; @PCIECFG_PLL_ENABLE
	.comm	_NOCCFG_POWER_PCIE_IDLEREQ,4,2  ; @NOCCFG_POWER_PCIE_IDLEREQ
	.no_dead_strip	_artpec6_pcie_init_phy_a6
.subsections_via_symbols
