	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	4, 0x90                         ## -- Begin function armada8k_pcie_establish_link
_armada8k_pcie_establish_link:          ## @armada8k_pcie_establish_link
	.cfi_startproc
## %bb.0:
	pushq	%rbp
	.cfi_def_cfa_offset 16
	.cfi_offset %rbp, -16
	movq	%rsp, %rbp
	.cfi_def_cfa_register %rbp
	pushq	%r15
	pushq	%r14
	pushq	%r13
	pushq	%r12
	pushq	%rbx
	pushq	%rax
	.cfi_offset %rbx, -56
	.cfi_offset %r12, -48
	.cfi_offset %r13, -40
	.cfi_offset %r14, -32
	.cfi_offset %r15, -24
	movq	(%rdi), %rbx
	movq	%rbx, %rdi
	callq	_dw_pcie_link_up
	testl	%eax, %eax
	jne	LBB0_2
## %bb.1:
	movq	_PCIE_GLOBAL_CONTROL_REG@GOTPCREL(%rip), %r14
	movl	(%r14), %esi
	movq	%rbx, %rdi
	callq	_dw_pcie_readl_dbi
	movq	_PCIE_APP_LTSSM_EN@GOTPCREL(%rip), %rcx
	movl	(%rcx), %edx
	notl	%edx
	andl	%eax, %edx
	movl	(%r14), %esi
	movq	%rbx, %rdi
	callq	_dw_pcie_writel_dbi
LBB0_2:
	movq	_PCIE_GLOBAL_CONTROL_REG@GOTPCREL(%rip), %r14
	movl	(%r14), %esi
	movq	%rbx, %rdi
	callq	_dw_pcie_readl_dbi
	movq	_PCIE_DEVICE_TYPE_MASK@GOTPCREL(%rip), %rcx
	movl	(%rcx), %esi
	movq	_PCIE_DEVICE_TYPE_SHIFT@GOTPCREL(%rip), %rcx
	movb	(%rcx), %cl
	shll	%cl, %esi
	movq	_PCIE_DEVICE_TYPE_RC@GOTPCREL(%rip), %rdx
	movl	(%rdx), %edx
	shll	%cl, %edx
	notl	%esi
	andl	%eax, %esi
	orl	%esi, %edx
	movl	(%r14), %esi
	movq	%rbx, %rdi
	callq	_dw_pcie_writel_dbi
	movq	_PCIE_ARCACHE_TRC_REG@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movq	_ARCACHE_DEFAULT_VALUE@GOTPCREL(%rip), %rax
	movl	(%rax), %edx
	movq	%rbx, %rdi
	callq	_dw_pcie_writel_dbi
	movq	_PCIE_AWCACHE_TRC_REG@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movq	_AWCACHE_DEFAULT_VALUE@GOTPCREL(%rip), %rax
	movl	(%rax), %edx
	movq	%rbx, %rdi
	callq	_dw_pcie_writel_dbi
	movq	_PCIE_ARUSER_REG@GOTPCREL(%rip), %r14
	movl	(%r14), %esi
	movq	%rbx, %rdi
	callq	_dw_pcie_readl_dbi
	movq	_AX_USER_DOMAIN_MASK@GOTPCREL(%rip), %r15
	movl	(%r15), %esi
	movq	_AX_USER_DOMAIN_SHIFT@GOTPCREL(%rip), %r12
	movb	(%r12), %cl
	shll	%cl, %esi
	movq	_DOMAIN_OUTER_SHAREABLE@GOTPCREL(%rip), %r13
	movl	(%r13), %edx
	shll	%cl, %edx
	notl	%esi
	andl	%eax, %esi
	orl	%esi, %edx
	movl	(%r14), %esi
	movq	%rbx, %rdi
	callq	_dw_pcie_writel_dbi
	movq	_PCIE_AWUSER_REG@GOTPCREL(%rip), %r14
	movl	(%r14), %esi
	movq	%rbx, %rdi
	callq	_dw_pcie_readl_dbi
	movl	(%r15), %esi
	movb	(%r12), %cl
	shll	%cl, %esi
	movl	(%r13), %edx
	shll	%cl, %edx
	notl	%esi
	andl	%eax, %esi
	orl	%esi, %edx
	movl	(%r14), %esi
	movq	%rbx, %rdi
	callq	_dw_pcie_writel_dbi
	movq	_PCIE_GLOBAL_INT_MASK1_REG@GOTPCREL(%rip), %r14
	movl	(%r14), %esi
	movq	%rbx, %rdi
	callq	_dw_pcie_readl_dbi
	movq	_PCIE_INT_A_ASSERT_MASK@GOTPCREL(%rip), %rcx
	movq	_PCIE_INT_B_ASSERT_MASK@GOTPCREL(%rip), %rdx
	movq	_PCIE_INT_C_ASSERT_MASK@GOTPCREL(%rip), %rsi
	orl	(%rcx), %eax
	orl	(%rdx), %eax
	orl	(%rsi), %eax
	movq	_PCIE_INT_D_ASSERT_MASK@GOTPCREL(%rip), %rcx
	orl	(%rcx), %eax
	movl	(%r14), %esi
	movq	%rbx, %rdi
	movl	%eax, %edx
	callq	_dw_pcie_writel_dbi
	movq	%rbx, %rdi
	callq	_dw_pcie_link_up
	testl	%eax, %eax
	jne	LBB0_4
## %bb.3:
	movq	_PCIE_GLOBAL_CONTROL_REG@GOTPCREL(%rip), %r14
	movl	(%r14), %esi
	movq	%rbx, %rdi
	callq	_dw_pcie_readl_dbi
	movq	_PCIE_APP_LTSSM_EN@GOTPCREL(%rip), %rcx
	orl	(%rcx), %eax
	movl	(%r14), %esi
	movq	%rbx, %rdi
	movl	%eax, %edx
	callq	_dw_pcie_writel_dbi
LBB0_4:
	movq	%rbx, %rdi
	callq	_dw_pcie_wait_for_link
	testq	%rax, %rax
	je	LBB0_5
## %bb.6:
	movl	(%rbx), %edi
	leaq	L_.str(%rip), %rsi
	addq	$8, %rsp
	popq	%rbx
	popq	%r12
	popq	%r13
	popq	%r14
	popq	%r15
	popq	%rbp
	jmp	_dev_err                        ## TAILCALL
LBB0_5:
	addq	$8, %rsp
	popq	%rbx
	popq	%r12
	popq	%r13
	popq	%r14
	popq	%r15
	popq	%rbp
	retq
	.cfi_endproc
                                        ## -- End function
	.comm	_PCIE_GLOBAL_CONTROL_REG,4,2    ## @PCIE_GLOBAL_CONTROL_REG
	.comm	_PCIE_APP_LTSSM_EN,4,2          ## @PCIE_APP_LTSSM_EN
	.comm	_PCIE_DEVICE_TYPE_MASK,4,2      ## @PCIE_DEVICE_TYPE_MASK
	.comm	_PCIE_DEVICE_TYPE_SHIFT,4,2     ## @PCIE_DEVICE_TYPE_SHIFT
	.comm	_PCIE_DEVICE_TYPE_RC,4,2        ## @PCIE_DEVICE_TYPE_RC
	.comm	_PCIE_ARCACHE_TRC_REG,4,2       ## @PCIE_ARCACHE_TRC_REG
	.comm	_ARCACHE_DEFAULT_VALUE,4,2      ## @ARCACHE_DEFAULT_VALUE
	.comm	_PCIE_AWCACHE_TRC_REG,4,2       ## @PCIE_AWCACHE_TRC_REG
	.comm	_AWCACHE_DEFAULT_VALUE,4,2      ## @AWCACHE_DEFAULT_VALUE
	.comm	_PCIE_ARUSER_REG,4,2            ## @PCIE_ARUSER_REG
	.comm	_AX_USER_DOMAIN_MASK,4,2        ## @AX_USER_DOMAIN_MASK
	.comm	_AX_USER_DOMAIN_SHIFT,4,2       ## @AX_USER_DOMAIN_SHIFT
	.comm	_DOMAIN_OUTER_SHAREABLE,4,2     ## @DOMAIN_OUTER_SHAREABLE
	.comm	_PCIE_AWUSER_REG,4,2            ## @PCIE_AWUSER_REG
	.comm	_PCIE_GLOBAL_INT_MASK1_REG,4,2  ## @PCIE_GLOBAL_INT_MASK1_REG
	.comm	_PCIE_INT_A_ASSERT_MASK,4,2     ## @PCIE_INT_A_ASSERT_MASK
	.comm	_PCIE_INT_B_ASSERT_MASK,4,2     ## @PCIE_INT_B_ASSERT_MASK
	.comm	_PCIE_INT_C_ASSERT_MASK,4,2     ## @PCIE_INT_C_ASSERT_MASK
	.comm	_PCIE_INT_D_ASSERT_MASK,4,2     ## @PCIE_INT_D_ASSERT_MASK
	.section	__TEXT,__cstring,cstring_literals
L_.str:                                 ## @.str
	.asciz	"Link not up after reconfiguration\n"

	.no_dead_strip	_armada8k_pcie_establish_link
.subsections_via_symbols

	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	2                               ; -- Begin function armada8k_pcie_establish_link
_armada8k_pcie_establish_link:          ; @armada8k_pcie_establish_link
	.cfi_startproc
; %bb.0:
	stp	x24, x23, [sp, #-64]!           ; 16-byte Folded Spill
	.cfi_def_cfa_offset 64
	stp	x22, x21, [sp, #16]             ; 16-byte Folded Spill
	stp	x20, x19, [sp, #32]             ; 16-byte Folded Spill
	stp	x29, x30, [sp, #48]             ; 16-byte Folded Spill
	add	x29, sp, #48
	.cfi_def_cfa w29, 16
	.cfi_offset w30, -8
	.cfi_offset w29, -16
	.cfi_offset w19, -24
	.cfi_offset w20, -32
	.cfi_offset w21, -40
	.cfi_offset w22, -48
	.cfi_offset w23, -56
	.cfi_offset w24, -64
	ldr	x19, [x0]
	mov	x0, x19
	bl	_dw_pcie_link_up
Lloh0:
	adrp	x20, _PCIE_GLOBAL_CONTROL_REG@GOTPAGE
Lloh1:
	ldr	x20, [x20, _PCIE_GLOBAL_CONTROL_REG@GOTPAGEOFF]
	cbnz	w0, LBB0_2
; %bb.1:
	ldr	w1, [x20]
	mov	x0, x19
	bl	_dw_pcie_readl_dbi
Lloh2:
	adrp	x8, _PCIE_APP_LTSSM_EN@GOTPAGE
Lloh3:
	ldr	x8, [x8, _PCIE_APP_LTSSM_EN@GOTPAGEOFF]
Lloh4:
	ldr	w8, [x8]
	bic	w2, w0, w8
	ldr	w1, [x20]
	mov	x0, x19
	bl	_dw_pcie_writel_dbi
LBB0_2:
	ldr	w1, [x20]
	mov	x0, x19
	bl	_dw_pcie_readl_dbi
Lloh5:
	adrp	x8, _PCIE_DEVICE_TYPE_MASK@GOTPAGE
Lloh6:
	ldr	x8, [x8, _PCIE_DEVICE_TYPE_MASK@GOTPAGEOFF]
Lloh7:
	ldr	w8, [x8]
Lloh8:
	adrp	x9, _PCIE_DEVICE_TYPE_SHIFT@GOTPAGE
Lloh9:
	ldr	x9, [x9, _PCIE_DEVICE_TYPE_SHIFT@GOTPAGEOFF]
Lloh10:
	ldr	w9, [x9]
	lsl	w8, w8, w9
	bic	w8, w0, w8
Lloh11:
	adrp	x10, _PCIE_DEVICE_TYPE_RC@GOTPAGE
Lloh12:
	ldr	x10, [x10, _PCIE_DEVICE_TYPE_RC@GOTPAGEOFF]
Lloh13:
	ldr	w10, [x10]
	lsl	w9, w10, w9
	orr	w2, w8, w9
	ldr	w1, [x20]
	mov	x0, x19
	bl	_dw_pcie_writel_dbi
Lloh14:
	adrp	x8, _PCIE_ARCACHE_TRC_REG@GOTPAGE
Lloh15:
	ldr	x8, [x8, _PCIE_ARCACHE_TRC_REG@GOTPAGEOFF]
Lloh16:
	ldr	w1, [x8]
Lloh17:
	adrp	x8, _ARCACHE_DEFAULT_VALUE@GOTPAGE
Lloh18:
	ldr	x8, [x8, _ARCACHE_DEFAULT_VALUE@GOTPAGEOFF]
Lloh19:
	ldr	w2, [x8]
	mov	x0, x19
	bl	_dw_pcie_writel_dbi
Lloh20:
	adrp	x8, _PCIE_AWCACHE_TRC_REG@GOTPAGE
Lloh21:
	ldr	x8, [x8, _PCIE_AWCACHE_TRC_REG@GOTPAGEOFF]
Lloh22:
	ldr	w1, [x8]
Lloh23:
	adrp	x8, _AWCACHE_DEFAULT_VALUE@GOTPAGE
Lloh24:
	ldr	x8, [x8, _AWCACHE_DEFAULT_VALUE@GOTPAGEOFF]
Lloh25:
	ldr	w2, [x8]
	mov	x0, x19
	bl	_dw_pcie_writel_dbi
Lloh26:
	adrp	x21, _PCIE_ARUSER_REG@GOTPAGE
Lloh27:
	ldr	x21, [x21, _PCIE_ARUSER_REG@GOTPAGEOFF]
	ldr	w1, [x21]
	mov	x0, x19
	bl	_dw_pcie_readl_dbi
Lloh28:
	adrp	x22, _AX_USER_DOMAIN_MASK@GOTPAGE
Lloh29:
	ldr	x22, [x22, _AX_USER_DOMAIN_MASK@GOTPAGEOFF]
	ldr	w8, [x22]
Lloh30:
	adrp	x23, _AX_USER_DOMAIN_SHIFT@GOTPAGE
Lloh31:
	ldr	x23, [x23, _AX_USER_DOMAIN_SHIFT@GOTPAGEOFF]
	ldr	w9, [x23]
	lsl	w8, w8, w9
	bic	w8, w0, w8
Lloh32:
	adrp	x24, _DOMAIN_OUTER_SHAREABLE@GOTPAGE
Lloh33:
	ldr	x24, [x24, _DOMAIN_OUTER_SHAREABLE@GOTPAGEOFF]
	ldr	w10, [x24]
	lsl	w9, w10, w9
	orr	w2, w8, w9
	ldr	w1, [x21]
	mov	x0, x19
	bl	_dw_pcie_writel_dbi
Lloh34:
	adrp	x21, _PCIE_AWUSER_REG@GOTPAGE
Lloh35:
	ldr	x21, [x21, _PCIE_AWUSER_REG@GOTPAGEOFF]
	ldr	w1, [x21]
	mov	x0, x19
	bl	_dw_pcie_readl_dbi
	ldr	w8, [x22]
	ldr	w9, [x23]
	lsl	w8, w8, w9
	bic	w8, w0, w8
	ldr	w10, [x24]
	lsl	w9, w10, w9
	orr	w2, w8, w9
	ldr	w1, [x21]
	mov	x0, x19
	bl	_dw_pcie_writel_dbi
Lloh36:
	adrp	x21, _PCIE_GLOBAL_INT_MASK1_REG@GOTPAGE
Lloh37:
	ldr	x21, [x21, _PCIE_GLOBAL_INT_MASK1_REG@GOTPAGEOFF]
	ldr	w1, [x21]
	mov	x0, x19
	bl	_dw_pcie_readl_dbi
Lloh38:
	adrp	x8, _PCIE_INT_A_ASSERT_MASK@GOTPAGE
Lloh39:
	ldr	x8, [x8, _PCIE_INT_A_ASSERT_MASK@GOTPAGEOFF]
Lloh40:
	ldr	w8, [x8]
Lloh41:
	adrp	x9, _PCIE_INT_B_ASSERT_MASK@GOTPAGE
Lloh42:
	ldr	x9, [x9, _PCIE_INT_B_ASSERT_MASK@GOTPAGEOFF]
Lloh43:
	ldr	w9, [x9]
Lloh44:
	adrp	x10, _PCIE_INT_C_ASSERT_MASK@GOTPAGE
Lloh45:
	ldr	x10, [x10, _PCIE_INT_C_ASSERT_MASK@GOTPAGEOFF]
Lloh46:
	ldr	w10, [x10]
Lloh47:
	adrp	x11, _PCIE_INT_D_ASSERT_MASK@GOTPAGE
Lloh48:
	ldr	x11, [x11, _PCIE_INT_D_ASSERT_MASK@GOTPAGEOFF]
Lloh49:
	ldr	w11, [x11]
	orr	w8, w8, w0
	orr	w8, w8, w9
	orr	w8, w8, w10
	orr	w2, w8, w11
	ldr	w1, [x21]
	mov	x0, x19
	bl	_dw_pcie_writel_dbi
	mov	x0, x19
	bl	_dw_pcie_link_up
	cbnz	w0, LBB0_4
; %bb.3:
	ldr	w1, [x20]
	mov	x0, x19
	bl	_dw_pcie_readl_dbi
Lloh50:
	adrp	x8, _PCIE_APP_LTSSM_EN@GOTPAGE
Lloh51:
	ldr	x8, [x8, _PCIE_APP_LTSSM_EN@GOTPAGEOFF]
Lloh52:
	ldr	w8, [x8]
	orr	w2, w8, w0
	ldr	w1, [x20]
	mov	x0, x19
	bl	_dw_pcie_writel_dbi
LBB0_4:
	mov	x0, x19
	bl	_dw_pcie_wait_for_link
	cbz	x0, LBB0_6
; %bb.5:
	ldr	w0, [x19]
Lloh53:
	adrp	x1, l_.str@PAGE
Lloh54:
	add	x1, x1, l_.str@PAGEOFF
	ldp	x29, x30, [sp, #48]             ; 16-byte Folded Reload
	ldp	x20, x19, [sp, #32]             ; 16-byte Folded Reload
	ldp	x22, x21, [sp, #16]             ; 16-byte Folded Reload
	ldp	x24, x23, [sp], #64             ; 16-byte Folded Reload
	b	_dev_err
LBB0_6:
	ldp	x29, x30, [sp, #48]             ; 16-byte Folded Reload
	ldp	x20, x19, [sp, #32]             ; 16-byte Folded Reload
	ldp	x22, x21, [sp, #16]             ; 16-byte Folded Reload
	ldp	x24, x23, [sp], #64             ; 16-byte Folded Reload
	ret
	.loh AdrpLdrGot	Lloh0, Lloh1
	.loh AdrpLdrGotLdr	Lloh2, Lloh3, Lloh4
	.loh AdrpLdrGotLdr	Lloh47, Lloh48, Lloh49
	.loh AdrpLdrGotLdr	Lloh44, Lloh45, Lloh46
	.loh AdrpLdrGotLdr	Lloh41, Lloh42, Lloh43
	.loh AdrpLdrGotLdr	Lloh38, Lloh39, Lloh40
	.loh AdrpLdrGot	Lloh36, Lloh37
	.loh AdrpLdrGot	Lloh34, Lloh35
	.loh AdrpLdrGot	Lloh32, Lloh33
	.loh AdrpLdrGot	Lloh30, Lloh31
	.loh AdrpLdrGot	Lloh28, Lloh29
	.loh AdrpLdrGot	Lloh26, Lloh27
	.loh AdrpLdrGotLdr	Lloh23, Lloh24, Lloh25
	.loh AdrpLdrGotLdr	Lloh20, Lloh21, Lloh22
	.loh AdrpLdrGotLdr	Lloh17, Lloh18, Lloh19
	.loh AdrpLdrGotLdr	Lloh14, Lloh15, Lloh16
	.loh AdrpLdrGotLdr	Lloh11, Lloh12, Lloh13
	.loh AdrpLdrGotLdr	Lloh8, Lloh9, Lloh10
	.loh AdrpLdrGotLdr	Lloh5, Lloh6, Lloh7
	.loh AdrpLdrGotLdr	Lloh50, Lloh51, Lloh52
	.loh AdrpAdd	Lloh53, Lloh54
	.cfi_endproc
                                        ; -- End function
	.comm	_PCIE_GLOBAL_CONTROL_REG,4,2    ; @PCIE_GLOBAL_CONTROL_REG
	.comm	_PCIE_APP_LTSSM_EN,4,2          ; @PCIE_APP_LTSSM_EN
	.comm	_PCIE_DEVICE_TYPE_MASK,4,2      ; @PCIE_DEVICE_TYPE_MASK
	.comm	_PCIE_DEVICE_TYPE_SHIFT,4,2     ; @PCIE_DEVICE_TYPE_SHIFT
	.comm	_PCIE_DEVICE_TYPE_RC,4,2        ; @PCIE_DEVICE_TYPE_RC
	.comm	_PCIE_ARCACHE_TRC_REG,4,2       ; @PCIE_ARCACHE_TRC_REG
	.comm	_ARCACHE_DEFAULT_VALUE,4,2      ; @ARCACHE_DEFAULT_VALUE
	.comm	_PCIE_AWCACHE_TRC_REG,4,2       ; @PCIE_AWCACHE_TRC_REG
	.comm	_AWCACHE_DEFAULT_VALUE,4,2      ; @AWCACHE_DEFAULT_VALUE
	.comm	_PCIE_ARUSER_REG,4,2            ; @PCIE_ARUSER_REG
	.comm	_AX_USER_DOMAIN_MASK,4,2        ; @AX_USER_DOMAIN_MASK
	.comm	_AX_USER_DOMAIN_SHIFT,4,2       ; @AX_USER_DOMAIN_SHIFT
	.comm	_DOMAIN_OUTER_SHAREABLE,4,2     ; @DOMAIN_OUTER_SHAREABLE
	.comm	_PCIE_AWUSER_REG,4,2            ; @PCIE_AWUSER_REG
	.comm	_PCIE_GLOBAL_INT_MASK1_REG,4,2  ; @PCIE_GLOBAL_INT_MASK1_REG
	.comm	_PCIE_INT_A_ASSERT_MASK,4,2     ; @PCIE_INT_A_ASSERT_MASK
	.comm	_PCIE_INT_B_ASSERT_MASK,4,2     ; @PCIE_INT_B_ASSERT_MASK
	.comm	_PCIE_INT_C_ASSERT_MASK,4,2     ; @PCIE_INT_C_ASSERT_MASK
	.comm	_PCIE_INT_D_ASSERT_MASK,4,2     ; @PCIE_INT_D_ASSERT_MASK
	.section	__TEXT,__cstring,cstring_literals
l_.str:                                 ; @.str
	.asciz	"Link not up after reconfiguration\n"

	.no_dead_strip	_armada8k_pcie_establish_link
.subsections_via_symbols
