	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	4, 0x90                         ## -- Begin function advk_pci_bridge_emul_pcie_conf_write
_advk_pci_bridge_emul_pcie_conf_write:  ## @advk_pci_bridge_emul_pcie_conf_write
	.cfi_startproc
## %bb.0:
	pushq	%rbp
	.cfi_def_cfa_offset 16
	.cfi_offset %rbp, -16
	movq	%rsp, %rbp
	.cfi_def_cfa_register %rbp
	movl	%esi, %edx
	movq	(%rdi), %rdi
	leal	-130(%rdx), %eax
	cmpl	$2, %eax
	jb	LBB0_7
## %bb.1:
	cmpl	$128, %edx
	je	LBB0_5
## %bb.2:
	cmpl	$129, %edx
	jne	LBB0_6
## %bb.3:
	movq	_PCI_EXP_RTCTL_PMEIE@GOTPCREL(%rip), %rax
	andl	(%rax), %ecx
	shll	$3, %ecx
	movq	_PCIE_ISR0_MASK_REG@GOTPCREL(%rip), %rax
	jmp	LBB0_4
LBB0_7:
	movq	_PCIE_CORE_PCIEXP_CAP@GOTPCREL(%rip), %rax
	addl	(%rax), %edx
	movl	%ecx, %esi
                                        ## kill: def $edx killed $edx killed $rdx
	popq	%rbp
	jmp	_advk_writel                    ## TAILCALL
LBB0_5:
	movq	_PCI_EXP_RTSTA_PME@GOTPCREL(%rip), %rax
	andl	(%rax), %ecx
	sarl	$9, %ecx
	movq	_PCIE_ISR0_REG@GOTPCREL(%rip), %rax
LBB0_4:
	movl	(%rax), %edx
	movl	%ecx, %esi
	popq	%rbp
	jmp	_advk_writel                    ## TAILCALL
LBB0_6:
	popq	%rbp
	retq
	.cfi_endproc
                                        ## -- End function
	.comm	_PCIE_CORE_PCIEXP_CAP,4,2       ## @PCIE_CORE_PCIEXP_CAP
	.comm	_PCI_EXP_RTCTL_PMEIE,4,2        ## @PCI_EXP_RTCTL_PMEIE
	.comm	_PCIE_ISR0_MASK_REG,4,2         ## @PCIE_ISR0_MASK_REG
	.comm	_PCI_EXP_RTSTA_PME,4,2          ## @PCI_EXP_RTSTA_PME
	.comm	_PCIE_ISR0_REG,4,2              ## @PCIE_ISR0_REG
	.no_dead_strip	_advk_pci_bridge_emul_pcie_conf_write
.subsections_via_symbols

	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	2                               ; -- Begin function advk_pci_bridge_emul_pcie_conf_write
_advk_pci_bridge_emul_pcie_conf_write:  ; @advk_pci_bridge_emul_pcie_conf_write
	.cfi_startproc
; %bb.0:
	ldr	x0, [x0]
	sub	w8, w1, #130
	cmp	w8, #2
	b.lo	LBB0_4
; %bb.1:
	cmp	w1, #128
	b.eq	LBB0_5
; %bb.2:
	cmp	w1, #129
	b.ne	LBB0_6
; %bb.3:
Lloh0:
	adrp	x8, _PCI_EXP_RTCTL_PMEIE@GOTPAGE
Lloh1:
	ldr	x8, [x8, _PCI_EXP_RTCTL_PMEIE@GOTPAGEOFF]
Lloh2:
	ldr	w8, [x8]
	and	w8, w8, w3
	lsl	w1, w8, #3
Lloh3:
	adrp	x8, _PCIE_ISR0_MASK_REG@GOTPAGE
Lloh4:
	ldr	x8, [x8, _PCIE_ISR0_MASK_REG@GOTPAGEOFF]
Lloh5:
	ldr	w2, [x8]
	b	_advk_writel
LBB0_4:
Lloh6:
	adrp	x8, _PCIE_CORE_PCIEXP_CAP@GOTPAGE
Lloh7:
	ldr	x8, [x8, _PCIE_CORE_PCIEXP_CAP@GOTPAGEOFF]
Lloh8:
	ldr	w8, [x8]
	add	w2, w8, w1
	mov	x1, x3
	b	_advk_writel
LBB0_5:
Lloh9:
	adrp	x8, _PCI_EXP_RTSTA_PME@GOTPAGE
Lloh10:
	ldr	x8, [x8, _PCI_EXP_RTSTA_PME@GOTPAGEOFF]
Lloh11:
	ldr	w8, [x8]
	and	w8, w8, w3
	asr	w1, w8, #9
Lloh12:
	adrp	x8, _PCIE_ISR0_REG@GOTPAGE
Lloh13:
	ldr	x8, [x8, _PCIE_ISR0_REG@GOTPAGEOFF]
Lloh14:
	ldr	w2, [x8]
	b	_advk_writel
LBB0_6:
	ret
	.loh AdrpLdrGotLdr	Lloh3, Lloh4, Lloh5
	.loh AdrpLdrGotLdr	Lloh0, Lloh1, Lloh2
	.loh AdrpLdrGotLdr	Lloh6, Lloh7, Lloh8
	.loh AdrpLdrGotLdr	Lloh12, Lloh13, Lloh14
	.loh AdrpLdrGotLdr	Lloh9, Lloh10, Lloh11
	.cfi_endproc
                                        ; -- End function
	.comm	_PCIE_CORE_PCIEXP_CAP,4,2       ; @PCIE_CORE_PCIEXP_CAP
	.comm	_PCI_EXP_RTCTL_PMEIE,4,2        ; @PCI_EXP_RTCTL_PMEIE
	.comm	_PCIE_ISR0_MASK_REG,4,2         ; @PCIE_ISR0_MASK_REG
	.comm	_PCI_EXP_RTSTA_PME,4,2          ; @PCI_EXP_RTSTA_PME
	.comm	_PCIE_ISR0_REG,4,2              ; @PCIE_ISR0_REG
	.no_dead_strip	_advk_pci_bridge_emul_pcie_conf_write
.subsections_via_symbols
