	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	4, 0x90                         ## -- Begin function ath10k_pci_init_irq
_ath10k_pci_init_irq:                   ## @ath10k_pci_init_irq
	.cfi_startproc
## %bb.0:
	pushq	%rbp
	.cfi_def_cfa_offset 16
	.cfi_offset %rbp, -16
	movq	%rsp, %rbp
	.cfi_def_cfa_register %rbp
	pushq	%r15
	pushq	%r14
	pushq	%rbx
	pushq	%rax
	.cfi_offset %rbx, -40
	.cfi_offset %r14, -32
	.cfi_offset %r15, -24
	movq	%rdi, %rbx
	callq	_ath10k_pci_priv
	movq	%rax, %r14
	movq	%rbx, %rdi
	callq	_ath10k_pci_init_napi
	movq	_ath10k_pci_irq_mode@GOTPCREL(%rip), %r15
	movq	(%r15), %rdx
	movq	_ATH10K_PCI_IRQ_AUTO@GOTPCREL(%rip), %rax
	cmpq	(%rax), %rdx
	je	LBB0_2
## %bb.1:
	leaq	L_.str(%rip), %rsi
	movq	%rbx, %rdi
	callq	_ath10k_info
	movq	(%r15), %rdx
LBB0_2:
	movq	_ATH10K_PCI_IRQ_LEGACY@GOTPCREL(%rip), %r15
	cmpq	(%r15), %rdx
	je	LBB0_5
## %bb.3:
	movq	_ATH10K_PCI_IRQ_MSI@GOTPCREL(%rip), %rax
	movq	(%rax), %rax
	movq	%rax, (%r14)
	movl	8(%r14), %edi
	callq	_pci_enable_msi
	testl	%eax, %eax
	je	LBB0_6
## %bb.4:
	movq	(%r15), %rdx
LBB0_5:
	movq	%rdx, (%r14)
	movq	_SOC_CORE_BASE_ADDRESS@GOTPCREL(%rip), %rax
	movq	_PCIE_INTR_ENABLE_ADDRESS@GOTPCREL(%rip), %rcx
	movq	(%rcx), %rsi
	addq	(%rax), %rsi
	movq	_PCIE_INTR_FIRMWARE_MASK@GOTPCREL(%rip), %rax
	movq	_PCIE_INTR_CE_MASK_ALL@GOTPCREL(%rip), %rcx
	movl	(%rcx), %edx
	orl	(%rax), %edx
	movq	%rbx, %rdi
	callq	_ath10k_pci_write32
LBB0_6:
	xorl	%eax, %eax
	addq	$8, %rsp
	popq	%rbx
	popq	%r14
	popq	%r15
	popq	%rbp
	retq
	.cfi_endproc
                                        ## -- End function
	.comm	_ath10k_pci_irq_mode,8,3        ## @ath10k_pci_irq_mode
	.comm	_ATH10K_PCI_IRQ_AUTO,8,3        ## @ATH10K_PCI_IRQ_AUTO
	.section	__TEXT,__cstring,cstring_literals
L_.str:                                 ## @.str
	.asciz	"limiting irq mode to: %d\n"

	.comm	_ATH10K_PCI_IRQ_LEGACY,8,3      ## @ATH10K_PCI_IRQ_LEGACY
	.comm	_ATH10K_PCI_IRQ_MSI,8,3         ## @ATH10K_PCI_IRQ_MSI
	.comm	_SOC_CORE_BASE_ADDRESS,8,3      ## @SOC_CORE_BASE_ADDRESS
	.comm	_PCIE_INTR_ENABLE_ADDRESS,8,3   ## @PCIE_INTR_ENABLE_ADDRESS
	.comm	_PCIE_INTR_FIRMWARE_MASK,4,2    ## @PCIE_INTR_FIRMWARE_MASK
	.comm	_PCIE_INTR_CE_MASK_ALL,4,2      ## @PCIE_INTR_CE_MASK_ALL
	.no_dead_strip	_ath10k_pci_init_irq
.subsections_via_symbols

	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	2                               ; -- Begin function ath10k_pci_init_irq
_ath10k_pci_init_irq:                   ; @ath10k_pci_init_irq
	.cfi_startproc
; %bb.0:
	stp	x22, x21, [sp, #-48]!           ; 16-byte Folded Spill
	.cfi_def_cfa_offset 48
	stp	x20, x19, [sp, #16]             ; 16-byte Folded Spill
	stp	x29, x30, [sp, #32]             ; 16-byte Folded Spill
	add	x29, sp, #32
	.cfi_def_cfa w29, 16
	.cfi_offset w30, -8
	.cfi_offset w29, -16
	.cfi_offset w19, -24
	.cfi_offset w20, -32
	.cfi_offset w21, -40
	.cfi_offset w22, -48
	mov	x19, x0
	bl	_ath10k_pci_priv
	mov	x20, x0
	mov	x0, x19
	bl	_ath10k_pci_init_napi
Lloh0:
	adrp	x21, _ath10k_pci_irq_mode@GOTPAGE
Lloh1:
	ldr	x21, [x21, _ath10k_pci_irq_mode@GOTPAGEOFF]
	ldr	x2, [x21]
Lloh2:
	adrp	x8, _ATH10K_PCI_IRQ_AUTO@GOTPAGE
Lloh3:
	ldr	x8, [x8, _ATH10K_PCI_IRQ_AUTO@GOTPAGEOFF]
Lloh4:
	ldr	x8, [x8]
	cmp	x2, x8
	b.eq	LBB0_2
; %bb.1:
Lloh5:
	adrp	x1, l_.str@PAGE
Lloh6:
	add	x1, x1, l_.str@PAGEOFF
	mov	x0, x19
	bl	_ath10k_info
	ldr	x2, [x21]
LBB0_2:
Lloh7:
	adrp	x21, _ATH10K_PCI_IRQ_LEGACY@GOTPAGE
Lloh8:
	ldr	x21, [x21, _ATH10K_PCI_IRQ_LEGACY@GOTPAGEOFF]
	ldr	x8, [x21]
	cmp	x2, x8
	b.eq	LBB0_5
; %bb.3:
Lloh9:
	adrp	x8, _ATH10K_PCI_IRQ_MSI@GOTPAGE
Lloh10:
	ldr	x8, [x8, _ATH10K_PCI_IRQ_MSI@GOTPAGEOFF]
Lloh11:
	ldr	x8, [x8]
	str	x8, [x20]
	ldr	w0, [x20, #8]
	bl	_pci_enable_msi
	cbz	w0, LBB0_6
; %bb.4:
	ldr	x2, [x21]
LBB0_5:
	str	x2, [x20]
Lloh12:
	adrp	x8, _SOC_CORE_BASE_ADDRESS@GOTPAGE
Lloh13:
	ldr	x8, [x8, _SOC_CORE_BASE_ADDRESS@GOTPAGEOFF]
Lloh14:
	ldr	x8, [x8]
Lloh15:
	adrp	x9, _PCIE_INTR_ENABLE_ADDRESS@GOTPAGE
Lloh16:
	ldr	x9, [x9, _PCIE_INTR_ENABLE_ADDRESS@GOTPAGEOFF]
Lloh17:
	ldr	x9, [x9]
Lloh18:
	adrp	x10, _PCIE_INTR_FIRMWARE_MASK@GOTPAGE
Lloh19:
	ldr	x10, [x10, _PCIE_INTR_FIRMWARE_MASK@GOTPAGEOFF]
	add	x1, x9, x8
Lloh20:
	ldr	w8, [x10]
Lloh21:
	adrp	x9, _PCIE_INTR_CE_MASK_ALL@GOTPAGE
Lloh22:
	ldr	x9, [x9, _PCIE_INTR_CE_MASK_ALL@GOTPAGEOFF]
Lloh23:
	ldr	w9, [x9]
	orr	w2, w9, w8
	mov	x0, x19
	bl	_ath10k_pci_write32
LBB0_6:
	mov	w0, #0
	ldp	x29, x30, [sp, #32]             ; 16-byte Folded Reload
	ldp	x20, x19, [sp, #16]             ; 16-byte Folded Reload
	ldp	x22, x21, [sp], #48             ; 16-byte Folded Reload
	ret
	.loh AdrpLdrGotLdr	Lloh2, Lloh3, Lloh4
	.loh AdrpLdrGot	Lloh0, Lloh1
	.loh AdrpAdd	Lloh5, Lloh6
	.loh AdrpLdrGot	Lloh7, Lloh8
	.loh AdrpLdrGotLdr	Lloh9, Lloh10, Lloh11
	.loh AdrpLdrGotLdr	Lloh21, Lloh22, Lloh23
	.loh AdrpLdrGotLdr	Lloh18, Lloh19, Lloh20
	.loh AdrpLdrGotLdr	Lloh15, Lloh16, Lloh17
	.loh AdrpLdrGotLdr	Lloh12, Lloh13, Lloh14
	.cfi_endproc
                                        ; -- End function
	.comm	_ath10k_pci_irq_mode,8,3        ; @ath10k_pci_irq_mode
	.comm	_ATH10K_PCI_IRQ_AUTO,8,3        ; @ATH10K_PCI_IRQ_AUTO
	.section	__TEXT,__cstring,cstring_literals
l_.str:                                 ; @.str
	.asciz	"limiting irq mode to: %d\n"

	.comm	_ATH10K_PCI_IRQ_LEGACY,8,3      ; @ATH10K_PCI_IRQ_LEGACY
	.comm	_ATH10K_PCI_IRQ_MSI,8,3         ; @ATH10K_PCI_IRQ_MSI
	.comm	_SOC_CORE_BASE_ADDRESS,8,3      ; @SOC_CORE_BASE_ADDRESS
	.comm	_PCIE_INTR_ENABLE_ADDRESS,8,3   ; @PCIE_INTR_ENABLE_ADDRESS
	.comm	_PCIE_INTR_FIRMWARE_MASK,4,2    ; @PCIE_INTR_FIRMWARE_MASK
	.comm	_PCIE_INTR_CE_MASK_ALL,4,2      ; @PCIE_INTR_CE_MASK_ALL
	.no_dead_strip	_ath10k_pci_init_irq
.subsections_via_symbols
