	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	4, 0x90                         ## -- Begin function mtk_pcie_startup_port_v2
_mtk_pcie_startup_port_v2:              ## @mtk_pcie_startup_port_v2
	.cfi_startproc
## %bb.0:
	pushq	%rbp
	.cfi_def_cfa_offset 16
	.cfi_offset %rbp, -16
	movq	%rsp, %rbp
	.cfi_def_cfa_register %rbp
	pushq	%r15
	pushq	%r14
	pushq	%r13
	pushq	%r12
	pushq	%rbx
	pushq	%rax
	.cfi_offset %rbx, -56
	.cfi_offset %r12, -48
	.cfi_offset %r13, -40
	.cfi_offset %r14, -32
	.cfi_offset %r15, -24
	movq	%rdi, %r15
	movq	16(%rdi), %r14
	movq	(%r14), %rdi
	movq	8(%r14), %r13
	testq	%rdi, %rdi
	je	LBB0_2
## %bb.1:
	movq	_PCIE_SYS_CFG_V2@GOTPCREL(%rip), %rax
	addq	(%rax), %rdi
	callq	_readl
	movl	%eax, %r12d
	movl	8(%r15), %edi
	callq	_PCIE_CSR_LTSSM_EN
	movl	%eax, %ebx
	movl	8(%r15), %edi
	callq	_PCIE_CSR_ASPM_L1_EN
	orl	%eax, %ebx
	orl	%r12d, %ebx
	movq	_PCIE_SYS_CFG_V2@GOTPCREL(%rip), %rax
	movq	(%rax), %rsi
	addq	(%r14), %rsi
	movl	%ebx, %edi
	callq	_writel
LBB0_2:
	movq	_PCIE_RST_CTRL@GOTPCREL(%rip), %r12
	movq	(%r12), %rsi
	addq	(%r15), %rsi
	xorl	%edi, %edi
	callq	_writel
	movq	_PCIE_LINKDOWN_RST_EN@GOTPCREL(%rip), %rax
	movl	(%rax), %edi
	movq	(%r12), %rsi
	addq	(%r15), %rsi
	callq	_writel
	movq	(%r12), %rdi
	addq	(%r15), %rdi
	callq	_readl
	movl	%eax, %ebx
	movq	_PCIE_PHY_RSTB@GOTPCREL(%rip), %rax
	movq	_PCIE_PERSTB@GOTPCREL(%rip), %rcx
	movq	_PCIE_PIPE_SRSTB@GOTPCREL(%rip), %rdx
	movq	_PCIE_MAC_SRSTB@GOTPCREL(%rip), %rsi
	movq	_PCIE_CRSTB@GOTPCREL(%rip), %rdi
	orl	(%rax), %ebx
	orl	(%rcx), %ebx
	orl	(%rdx), %ebx
	orl	(%rsi), %ebx
	orl	(%rdi), %ebx
	movq	(%r12), %rsi
	addq	(%r15), %rsi
	movl	%ebx, %edi
	callq	_writel
	cmpq	$0, 16(%r13)
	je	LBB0_4
## %bb.3:
	movq	_PCI_VENDOR_ID_MEDIATEK@GOTPCREL(%rip), %rax
	movl	(%rax), %edi
	movq	_PCIE_CONF_VEND_ID@GOTPCREL(%rip), %rax
	movq	(%rax), %rsi
	addq	(%r15), %rsi
	callq	_writew
	movq	_PCI_CLASS_BRIDGE_PCI@GOTPCREL(%rip), %rax
	movl	(%rax), %ebx
	movq	_PCIE_CONF_CLASS_ID@GOTPCREL(%rip), %rax
	movq	(%rax), %rsi
	addq	(%r15), %rsi
	movl	%ebx, %edi
	callq	_writew
LBB0_4:
	cmpq	$0, 8(%r13)
	je	LBB0_6
## %bb.5:
	movl	(%r13), %edi
	movq	_PCIE_CONF_DEVICE_ID@GOTPCREL(%rip), %rax
	movq	(%rax), %rsi
	addq	(%r15), %rsi
	callq	_writew
LBB0_6:
	movq	_PCIE_LINK_STATUS_V2@GOTPCREL(%rip), %rax
	movq	(%rax), %rdi
	addq	(%r15), %rdi
	movq	_PCIE_PORT_LINKUP_V2@GOTPCREL(%rip), %rax
	xorl	%edx, %edx
	movl	(%rax), %eax
	andl	%ebx, %eax
	setne	%dl
	movq	_USEC_PER_MSEC@GOTPCREL(%rip), %rax
	imull	$100, (%rax), %r8d
	movl	%ebx, %esi
	movl	$20, %ecx
	callq	_readl_poll_timeout
	testl	%eax, %eax
	je	LBB0_8
## %bb.7:
	movq	_ETIMEDOUT@GOTPCREL(%rip), %rcx
	xorl	%eax, %eax
	subl	(%rcx), %eax
	jmp	LBB0_11
LBB0_8:
	addq	$16, %r14
	movq	_PCIE_INT_MASK@GOTPCREL(%rip), %rbx
	movq	(%rbx), %rdi
	addq	(%r15), %rdi
	callq	_readl
	movq	_INTX_MASK@GOTPCREL(%rip), %rcx
	movl	(%rcx), %edi
	notl	%edi
	andl	%eax, %edi
	movq	(%rbx), %rsi
	addq	(%r15), %rsi
	callq	_writel
	movq	_CONFIG_PCI_MSI@GOTPCREL(%rip), %rax
	movl	(%rax), %edi
	callq	_IS_ENABLED
	testq	%rax, %rax
	je	LBB0_10
## %bb.9:
	movq	%r15, %rdi
	callq	_mtk_pcie_enable_msi
LBB0_10:
	movl	(%r14), %edi
	callq	_lower_32_bits
	movl	%eax, %ebx
	movq	%r14, %rdi
	callq	_resource_size
	movl	%eax, %edi
	callq	_fls
	movl	%eax, %edi
	callq	_AHB2PCIE_SIZE
	orl	%eax, %ebx
	movq	_PCIE_AHB_TRANS_BASE0_L@GOTPCREL(%rip), %rax
	movq	(%rax), %rsi
	addq	(%r15), %rsi
	movl	%ebx, %edi
	callq	_writel
	movl	(%r14), %edi
	callq	_upper_32_bits
	movq	_PCIE_AHB_TRANS_BASE0_H@GOTPCREL(%rip), %rcx
	movq	(%rcx), %rsi
	addq	(%r15), %rsi
	movl	%eax, %edi
	callq	_writel
	movq	_PCIE2AHB_SIZE@GOTPCREL(%rip), %rax
	movq	_WIN_ENABLE@GOTPCREL(%rip), %rcx
	movl	(%rcx), %edi
	orl	(%rax), %edi
	movq	_PCIE_AXI_WINDOW0@GOTPCREL(%rip), %rax
	movq	(%rax), %rsi
	addq	(%r15), %rsi
	callq	_writel
	xorl	%eax, %eax
LBB0_11:
	addq	$8, %rsp
	popq	%rbx
	popq	%r12
	popq	%r13
	popq	%r14
	popq	%r15
	popq	%rbp
	retq
	.cfi_endproc
                                        ## -- End function
	.comm	_PCIE_SYS_CFG_V2,8,3            ## @PCIE_SYS_CFG_V2
	.comm	_PCIE_RST_CTRL,8,3              ## @PCIE_RST_CTRL
	.comm	_PCIE_LINKDOWN_RST_EN,4,2       ## @PCIE_LINKDOWN_RST_EN
	.comm	_PCIE_PHY_RSTB,4,2              ## @PCIE_PHY_RSTB
	.comm	_PCIE_PERSTB,4,2                ## @PCIE_PERSTB
	.comm	_PCIE_PIPE_SRSTB,4,2            ## @PCIE_PIPE_SRSTB
	.comm	_PCIE_MAC_SRSTB,4,2             ## @PCIE_MAC_SRSTB
	.comm	_PCIE_CRSTB,4,2                 ## @PCIE_CRSTB
	.comm	_PCI_VENDOR_ID_MEDIATEK,4,2     ## @PCI_VENDOR_ID_MEDIATEK
	.comm	_PCIE_CONF_VEND_ID,8,3          ## @PCIE_CONF_VEND_ID
	.comm	_PCI_CLASS_BRIDGE_PCI,4,2       ## @PCI_CLASS_BRIDGE_PCI
	.comm	_PCIE_CONF_CLASS_ID,8,3         ## @PCIE_CONF_CLASS_ID
	.comm	_PCIE_CONF_DEVICE_ID,8,3        ## @PCIE_CONF_DEVICE_ID
	.comm	_PCIE_LINK_STATUS_V2,8,3        ## @PCIE_LINK_STATUS_V2
	.comm	_PCIE_PORT_LINKUP_V2,4,2        ## @PCIE_PORT_LINKUP_V2
	.comm	_USEC_PER_MSEC,4,2              ## @USEC_PER_MSEC
	.comm	_ETIMEDOUT,4,2                  ## @ETIMEDOUT
	.comm	_PCIE_INT_MASK,8,3              ## @PCIE_INT_MASK
	.comm	_INTX_MASK,4,2                  ## @INTX_MASK
	.comm	_CONFIG_PCI_MSI,4,2             ## @CONFIG_PCI_MSI
	.comm	_PCIE_AHB_TRANS_BASE0_L,8,3     ## @PCIE_AHB_TRANS_BASE0_L
	.comm	_PCIE_AHB_TRANS_BASE0_H,8,3     ## @PCIE_AHB_TRANS_BASE0_H
	.comm	_PCIE2AHB_SIZE,4,2              ## @PCIE2AHB_SIZE
	.comm	_WIN_ENABLE,4,2                 ## @WIN_ENABLE
	.comm	_PCIE_AXI_WINDOW0,8,3           ## @PCIE_AXI_WINDOW0
	.no_dead_strip	_mtk_pcie_startup_port_v2
.subsections_via_symbols

	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	2                               ; -- Begin function mtk_pcie_startup_port_v2
_mtk_pcie_startup_port_v2:              ; @mtk_pcie_startup_port_v2
	.cfi_startproc
; %bb.0:
	stp	x24, x23, [sp, #-64]!           ; 16-byte Folded Spill
	.cfi_def_cfa_offset 64
	stp	x22, x21, [sp, #16]             ; 16-byte Folded Spill
	stp	x20, x19, [sp, #32]             ; 16-byte Folded Spill
	stp	x29, x30, [sp, #48]             ; 16-byte Folded Spill
	add	x29, sp, #48
	.cfi_def_cfa w29, 16
	.cfi_offset w30, -8
	.cfi_offset w29, -16
	.cfi_offset w19, -24
	.cfi_offset w20, -32
	.cfi_offset w21, -40
	.cfi_offset w22, -48
	.cfi_offset w23, -56
	.cfi_offset w24, -64
	mov	x19, x0
	ldr	x22, [x0, #16]
	ldp	x8, x23, [x22]
	cbz	x8, LBB0_2
; %bb.1:
Lloh0:
	adrp	x24, _PCIE_SYS_CFG_V2@GOTPAGE
Lloh1:
	ldr	x24, [x24, _PCIE_SYS_CFG_V2@GOTPAGEOFF]
	ldr	x9, [x24]
	add	x0, x9, x8
	bl	_readl
	mov	x20, x0
	ldr	w0, [x19, #8]
	bl	_PCIE_CSR_LTSSM_EN
	mov	x21, x0
	ldr	w0, [x19, #8]
	bl	_PCIE_CSR_ASPM_L1_EN
	orr	w8, w21, w20
	orr	w0, w8, w0
	ldr	x8, [x22]
	ldr	x9, [x24]
	add	x1, x9, x8
	bl	_writel
LBB0_2:
	ldr	x8, [x19]
Lloh2:
	adrp	x21, _PCIE_RST_CTRL@GOTPAGE
Lloh3:
	ldr	x21, [x21, _PCIE_RST_CTRL@GOTPAGEOFF]
	ldr	x9, [x21]
	add	x1, x9, x8
	mov	w0, #0
	bl	_writel
Lloh4:
	adrp	x8, _PCIE_LINKDOWN_RST_EN@GOTPAGE
Lloh5:
	ldr	x8, [x8, _PCIE_LINKDOWN_RST_EN@GOTPAGEOFF]
Lloh6:
	ldr	w0, [x8]
	ldr	x8, [x19]
	ldr	x9, [x21]
	add	x1, x9, x8
	bl	_writel
	ldr	x8, [x19]
	ldr	x9, [x21]
	add	x0, x9, x8
	bl	_readl
Lloh7:
	adrp	x8, _PCIE_PHY_RSTB@GOTPAGE
Lloh8:
	ldr	x8, [x8, _PCIE_PHY_RSTB@GOTPAGEOFF]
Lloh9:
	ldr	w8, [x8]
Lloh10:
	adrp	x9, _PCIE_PERSTB@GOTPAGE
Lloh11:
	ldr	x9, [x9, _PCIE_PERSTB@GOTPAGEOFF]
Lloh12:
	ldr	w9, [x9]
Lloh13:
	adrp	x10, _PCIE_PIPE_SRSTB@GOTPAGE
Lloh14:
	ldr	x10, [x10, _PCIE_PIPE_SRSTB@GOTPAGEOFF]
Lloh15:
	ldr	w10, [x10]
Lloh16:
	adrp	x11, _PCIE_MAC_SRSTB@GOTPAGE
Lloh17:
	ldr	x11, [x11, _PCIE_MAC_SRSTB@GOTPAGEOFF]
Lloh18:
	ldr	w11, [x11]
Lloh19:
	adrp	x12, _PCIE_CRSTB@GOTPAGE
Lloh20:
	ldr	x12, [x12, _PCIE_CRSTB@GOTPAGEOFF]
Lloh21:
	ldr	w12, [x12]
	orr	w8, w8, w0
	orr	w8, w8, w9
	orr	w8, w8, w10
	orr	w8, w8, w11
	orr	w20, w8, w12
	ldr	x8, [x19]
	ldr	x9, [x21]
	add	x1, x9, x8
	mov	x0, x20
	bl	_writel
	ldr	x8, [x23, #16]
	cbz	x8, LBB0_4
; %bb.3:
Lloh22:
	adrp	x8, _PCI_VENDOR_ID_MEDIATEK@GOTPAGE
Lloh23:
	ldr	x8, [x8, _PCI_VENDOR_ID_MEDIATEK@GOTPAGEOFF]
Lloh24:
	ldr	w0, [x8]
	ldr	x8, [x19]
Lloh25:
	adrp	x9, _PCIE_CONF_VEND_ID@GOTPAGE
Lloh26:
	ldr	x9, [x9, _PCIE_CONF_VEND_ID@GOTPAGEOFF]
Lloh27:
	ldr	x9, [x9]
	add	x1, x9, x8
	bl	_writew
Lloh28:
	adrp	x8, _PCI_CLASS_BRIDGE_PCI@GOTPAGE
Lloh29:
	ldr	x8, [x8, _PCI_CLASS_BRIDGE_PCI@GOTPAGEOFF]
Lloh30:
	ldr	w20, [x8]
	ldr	x8, [x19]
Lloh31:
	adrp	x9, _PCIE_CONF_CLASS_ID@GOTPAGE
Lloh32:
	ldr	x9, [x9, _PCIE_CONF_CLASS_ID@GOTPAGEOFF]
Lloh33:
	ldr	x9, [x9]
	add	x1, x9, x8
	mov	x0, x20
	bl	_writew
LBB0_4:
	ldr	x8, [x23, #8]
	cbz	x8, LBB0_6
; %bb.5:
	ldr	w0, [x23]
	ldr	x8, [x19]
Lloh34:
	adrp	x9, _PCIE_CONF_DEVICE_ID@GOTPAGE
Lloh35:
	ldr	x9, [x9, _PCIE_CONF_DEVICE_ID@GOTPAGEOFF]
Lloh36:
	ldr	x9, [x9]
	add	x1, x9, x8
	bl	_writew
LBB0_6:
	ldr	x8, [x19]
Lloh37:
	adrp	x9, _PCIE_LINK_STATUS_V2@GOTPAGE
Lloh38:
	ldr	x9, [x9, _PCIE_LINK_STATUS_V2@GOTPAGEOFF]
Lloh39:
	ldr	x9, [x9]
	add	x0, x9, x8
Lloh40:
	adrp	x8, _PCIE_PORT_LINKUP_V2@GOTPAGE
Lloh41:
	ldr	x8, [x8, _PCIE_PORT_LINKUP_V2@GOTPAGEOFF]
Lloh42:
	ldr	w8, [x8]
	tst	w8, w20
	cset	w2, ne
Lloh43:
	adrp	x8, _USEC_PER_MSEC@GOTPAGE
Lloh44:
	ldr	x8, [x8, _USEC_PER_MSEC@GOTPAGEOFF]
Lloh45:
	ldr	w8, [x8]
	mov	w9, #100
	mul	w4, w8, w9
	mov	x1, x20
	mov	w3, #20
	bl	_readl_poll_timeout
	cbz	w0, LBB0_8
; %bb.7:
Lloh46:
	adrp	x8, _ETIMEDOUT@GOTPAGE
Lloh47:
	ldr	x8, [x8, _ETIMEDOUT@GOTPAGEOFF]
Lloh48:
	ldr	w8, [x8]
	neg	w0, w8
	b	LBB0_11
LBB0_8:
	add	x20, x22, #16
	ldr	x8, [x19]
Lloh49:
	adrp	x21, _PCIE_INT_MASK@GOTPAGE
Lloh50:
	ldr	x21, [x21, _PCIE_INT_MASK@GOTPAGEOFF]
	ldr	x9, [x21]
	add	x0, x9, x8
	bl	_readl
Lloh51:
	adrp	x8, _INTX_MASK@GOTPAGE
Lloh52:
	ldr	x8, [x8, _INTX_MASK@GOTPAGEOFF]
Lloh53:
	ldr	w8, [x8]
	bic	w0, w0, w8
	ldr	x8, [x19]
	ldr	x9, [x21]
	add	x1, x9, x8
	bl	_writel
Lloh54:
	adrp	x8, _CONFIG_PCI_MSI@GOTPAGE
Lloh55:
	ldr	x8, [x8, _CONFIG_PCI_MSI@GOTPAGEOFF]
Lloh56:
	ldr	w0, [x8]
	bl	_IS_ENABLED
	cbz	x0, LBB0_10
; %bb.9:
	mov	x0, x19
	bl	_mtk_pcie_enable_msi
LBB0_10:
	ldr	w0, [x20]
	bl	_lower_32_bits
	mov	x21, x0
	mov	x0, x20
	bl	_resource_size
	bl	_fls
	bl	_AHB2PCIE_SIZE
	orr	w0, w0, w21
	ldr	x8, [x19]
Lloh57:
	adrp	x9, _PCIE_AHB_TRANS_BASE0_L@GOTPAGE
Lloh58:
	ldr	x9, [x9, _PCIE_AHB_TRANS_BASE0_L@GOTPAGEOFF]
Lloh59:
	ldr	x9, [x9]
	add	x1, x9, x8
	bl	_writel
	ldr	w0, [x20]
	bl	_upper_32_bits
	ldr	x8, [x19]
Lloh60:
	adrp	x9, _PCIE_AHB_TRANS_BASE0_H@GOTPAGE
Lloh61:
	ldr	x9, [x9, _PCIE_AHB_TRANS_BASE0_H@GOTPAGEOFF]
Lloh62:
	ldr	x9, [x9]
	add	x1, x9, x8
	bl	_writel
Lloh63:
	adrp	x8, _PCIE2AHB_SIZE@GOTPAGE
Lloh64:
	ldr	x8, [x8, _PCIE2AHB_SIZE@GOTPAGEOFF]
Lloh65:
	ldr	w8, [x8]
Lloh66:
	adrp	x9, _WIN_ENABLE@GOTPAGE
Lloh67:
	ldr	x9, [x9, _WIN_ENABLE@GOTPAGEOFF]
Lloh68:
	ldr	w9, [x9]
	orr	w0, w9, w8
	ldr	x8, [x19]
Lloh69:
	adrp	x9, _PCIE_AXI_WINDOW0@GOTPAGE
Lloh70:
	ldr	x9, [x9, _PCIE_AXI_WINDOW0@GOTPAGEOFF]
Lloh71:
	ldr	x9, [x9]
	add	x1, x9, x8
	bl	_writel
	mov	w0, #0
LBB0_11:
	ldp	x29, x30, [sp, #48]             ; 16-byte Folded Reload
	ldp	x20, x19, [sp, #32]             ; 16-byte Folded Reload
	ldp	x22, x21, [sp, #16]             ; 16-byte Folded Reload
	ldp	x24, x23, [sp], #64             ; 16-byte Folded Reload
	ret
	.loh AdrpLdrGot	Lloh0, Lloh1
	.loh AdrpLdrGotLdr	Lloh19, Lloh20, Lloh21
	.loh AdrpLdrGotLdr	Lloh16, Lloh17, Lloh18
	.loh AdrpLdrGotLdr	Lloh13, Lloh14, Lloh15
	.loh AdrpLdrGotLdr	Lloh10, Lloh11, Lloh12
	.loh AdrpLdrGotLdr	Lloh7, Lloh8, Lloh9
	.loh AdrpLdrGotLdr	Lloh4, Lloh5, Lloh6
	.loh AdrpLdrGot	Lloh2, Lloh3
	.loh AdrpLdrGotLdr	Lloh31, Lloh32, Lloh33
	.loh AdrpLdrGotLdr	Lloh28, Lloh29, Lloh30
	.loh AdrpLdrGotLdr	Lloh25, Lloh26, Lloh27
	.loh AdrpLdrGotLdr	Lloh22, Lloh23, Lloh24
	.loh AdrpLdrGotLdr	Lloh34, Lloh35, Lloh36
	.loh AdrpLdrGotLdr	Lloh43, Lloh44, Lloh45
	.loh AdrpLdrGotLdr	Lloh40, Lloh41, Lloh42
	.loh AdrpLdrGotLdr	Lloh37, Lloh38, Lloh39
	.loh AdrpLdrGotLdr	Lloh46, Lloh47, Lloh48
	.loh AdrpLdrGotLdr	Lloh54, Lloh55, Lloh56
	.loh AdrpLdrGotLdr	Lloh51, Lloh52, Lloh53
	.loh AdrpLdrGot	Lloh49, Lloh50
	.loh AdrpLdrGotLdr	Lloh69, Lloh70, Lloh71
	.loh AdrpLdrGotLdr	Lloh66, Lloh67, Lloh68
	.loh AdrpLdrGotLdr	Lloh63, Lloh64, Lloh65
	.loh AdrpLdrGotLdr	Lloh60, Lloh61, Lloh62
	.loh AdrpLdrGotLdr	Lloh57, Lloh58, Lloh59
	.cfi_endproc
                                        ; -- End function
	.comm	_PCIE_SYS_CFG_V2,8,3            ; @PCIE_SYS_CFG_V2
	.comm	_PCIE_RST_CTRL,8,3              ; @PCIE_RST_CTRL
	.comm	_PCIE_LINKDOWN_RST_EN,4,2       ; @PCIE_LINKDOWN_RST_EN
	.comm	_PCIE_PHY_RSTB,4,2              ; @PCIE_PHY_RSTB
	.comm	_PCIE_PERSTB,4,2                ; @PCIE_PERSTB
	.comm	_PCIE_PIPE_SRSTB,4,2            ; @PCIE_PIPE_SRSTB
	.comm	_PCIE_MAC_SRSTB,4,2             ; @PCIE_MAC_SRSTB
	.comm	_PCIE_CRSTB,4,2                 ; @PCIE_CRSTB
	.comm	_PCI_VENDOR_ID_MEDIATEK,4,2     ; @PCI_VENDOR_ID_MEDIATEK
	.comm	_PCIE_CONF_VEND_ID,8,3          ; @PCIE_CONF_VEND_ID
	.comm	_PCI_CLASS_BRIDGE_PCI,4,2       ; @PCI_CLASS_BRIDGE_PCI
	.comm	_PCIE_CONF_CLASS_ID,8,3         ; @PCIE_CONF_CLASS_ID
	.comm	_PCIE_CONF_DEVICE_ID,8,3        ; @PCIE_CONF_DEVICE_ID
	.comm	_PCIE_LINK_STATUS_V2,8,3        ; @PCIE_LINK_STATUS_V2
	.comm	_PCIE_PORT_LINKUP_V2,4,2        ; @PCIE_PORT_LINKUP_V2
	.comm	_USEC_PER_MSEC,4,2              ; @USEC_PER_MSEC
	.comm	_ETIMEDOUT,4,2                  ; @ETIMEDOUT
	.comm	_PCIE_INT_MASK,8,3              ; @PCIE_INT_MASK
	.comm	_INTX_MASK,4,2                  ; @INTX_MASK
	.comm	_CONFIG_PCI_MSI,4,2             ; @CONFIG_PCI_MSI
	.comm	_PCIE_AHB_TRANS_BASE0_L,8,3     ; @PCIE_AHB_TRANS_BASE0_L
	.comm	_PCIE_AHB_TRANS_BASE0_H,8,3     ; @PCIE_AHB_TRANS_BASE0_H
	.comm	_PCIE2AHB_SIZE,4,2              ; @PCIE2AHB_SIZE
	.comm	_WIN_ENABLE,4,2                 ; @WIN_ENABLE
	.comm	_PCIE_AXI_WINDOW0,8,3           ; @PCIE_AXI_WINDOW0
	.no_dead_strip	_mtk_pcie_startup_port_v2
.subsections_via_symbols
