	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	4, 0x90                         ## -- Begin function exynos_pcie_enable_irq_pulse
_exynos_pcie_enable_irq_pulse:          ## @exynos_pcie_enable_irq_pulse
	.cfi_startproc
## %bb.0:
	pushq	%rbp
	.cfi_def_cfa_offset 16
	.cfi_offset %rbp, -16
	movq	%rsp, %rbp
	.cfi_def_cfa_register %rbp
	movq	_IRQ_INTA_ASSERT@GOTPCREL(%rip), %rax
	movq	_IRQ_INTB_ASSERT@GOTPCREL(%rip), %rcx
	movl	(%rcx), %esi
	orl	(%rax), %esi
	movq	_IRQ_INTC_ASSERT@GOTPCREL(%rip), %rax
	orl	(%rax), %esi
	movq	_IRQ_INTD_ASSERT@GOTPCREL(%rip), %rax
	orl	(%rax), %esi
	movq	(%rdi), %rax
	movl	(%rax), %edi
	movq	_PCIE_IRQ_EN_PULSE@GOTPCREL(%rip), %rax
	movl	(%rax), %edx
	popq	%rbp
	jmp	_exynos_pcie_writel             ## TAILCALL
	.cfi_endproc
                                        ## -- End function
	.comm	_IRQ_INTA_ASSERT,4,2            ## @IRQ_INTA_ASSERT
	.comm	_IRQ_INTB_ASSERT,4,2            ## @IRQ_INTB_ASSERT
	.comm	_IRQ_INTC_ASSERT,4,2            ## @IRQ_INTC_ASSERT
	.comm	_IRQ_INTD_ASSERT,4,2            ## @IRQ_INTD_ASSERT
	.comm	_PCIE_IRQ_EN_PULSE,4,2          ## @PCIE_IRQ_EN_PULSE
	.no_dead_strip	_exynos_pcie_enable_irq_pulse
.subsections_via_symbols

	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	2                               ; -- Begin function exynos_pcie_enable_irq_pulse
_exynos_pcie_enable_irq_pulse:          ; @exynos_pcie_enable_irq_pulse
	.cfi_startproc
; %bb.0:
Lloh0:
	adrp	x8, _IRQ_INTA_ASSERT@GOTPAGE
Lloh1:
	ldr	x8, [x8, _IRQ_INTA_ASSERT@GOTPAGEOFF]
Lloh2:
	ldr	w8, [x8]
Lloh3:
	adrp	x9, _IRQ_INTB_ASSERT@GOTPAGE
Lloh4:
	ldr	x9, [x9, _IRQ_INTB_ASSERT@GOTPAGEOFF]
Lloh5:
	ldr	w9, [x9]
	orr	w8, w9, w8
Lloh6:
	adrp	x9, _IRQ_INTC_ASSERT@GOTPAGE
Lloh7:
	ldr	x9, [x9, _IRQ_INTC_ASSERT@GOTPAGEOFF]
Lloh8:
	ldr	w9, [x9]
	orr	w8, w8, w9
Lloh9:
	adrp	x9, _IRQ_INTD_ASSERT@GOTPAGE
Lloh10:
	ldr	x9, [x9, _IRQ_INTD_ASSERT@GOTPAGEOFF]
Lloh11:
	ldr	w9, [x9]
	orr	w1, w8, w9
	ldr	x8, [x0]
	ldr	w0, [x8]
Lloh12:
	adrp	x8, _PCIE_IRQ_EN_PULSE@GOTPAGE
Lloh13:
	ldr	x8, [x8, _PCIE_IRQ_EN_PULSE@GOTPAGEOFF]
Lloh14:
	ldr	w2, [x8]
	b	_exynos_pcie_writel
	.loh AdrpLdrGotLdr	Lloh12, Lloh13, Lloh14
	.loh AdrpLdrGotLdr	Lloh9, Lloh10, Lloh11
	.loh AdrpLdrGotLdr	Lloh6, Lloh7, Lloh8
	.loh AdrpLdrGotLdr	Lloh3, Lloh4, Lloh5
	.loh AdrpLdrGotLdr	Lloh0, Lloh1, Lloh2
	.cfi_endproc
                                        ; -- End function
	.comm	_IRQ_INTA_ASSERT,4,2            ; @IRQ_INTA_ASSERT
	.comm	_IRQ_INTB_ASSERT,4,2            ; @IRQ_INTB_ASSERT
	.comm	_IRQ_INTC_ASSERT,4,2            ; @IRQ_INTC_ASSERT
	.comm	_IRQ_INTD_ASSERT,4,2            ; @IRQ_INTD_ASSERT
	.comm	_PCIE_IRQ_EN_PULSE,4,2          ; @PCIE_IRQ_EN_PULSE
	.no_dead_strip	_exynos_pcie_enable_irq_pulse
.subsections_via_symbols
