	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	4, 0x90                         ## -- Begin function rockchip_pcie_subsys_irq_handler
_rockchip_pcie_subsys_irq_handler:      ## @rockchip_pcie_subsys_irq_handler
	.cfi_startproc
## %bb.0:
	pushq	%rbp
	.cfi_def_cfa_offset 16
	.cfi_offset %rbp, -16
	movq	%rsp, %rbp
	.cfi_def_cfa_register %rbp
	pushq	%r15
	pushq	%r14
	pushq	%r13
	pushq	%r12
	pushq	%rbx
	pushq	%rax
	.cfi_offset %rbx, -56
	.cfi_offset %r12, -48
	.cfi_offset %r13, -40
	.cfi_offset %r14, -32
	.cfi_offset %r15, -24
	movq	%rsi, %r15
	movq	(%rsi), %r12
	movq	_PCIE_CLIENT_INT_STATUS@GOTPCREL(%rip), %rbx
	movl	(%rbx), %esi
	movq	%r15, %rdi
	callq	_rockchip_pcie_read
	movl	%eax, %r14d
	movq	_PCIE_CLIENT_INT_LOCAL@GOTPCREL(%rip), %r13
	testl	%eax, (%r13)
	je	LBB0_30
## %bb.1:
	leaq	L_.str(%rip), %rsi
	movq	%r12, %rdi
	callq	_dev_dbg
	movq	_PCIE_CORE_INT_STATUS@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	movq	%r15, %rdi
	callq	_rockchip_pcie_read
	movl	%eax, %ebx
	movq	_PCIE_CORE_INT_PRFPE@GOTPCREL(%rip), %rax
	testl	%ebx, (%rax)
	je	LBB0_3
## %bb.2:
	leaq	L_.str.1(%rip), %rsi
	movq	%r12, %rdi
	callq	_dev_dbg
LBB0_3:
	movq	_PCIE_CORE_INT_CRFPE@GOTPCREL(%rip), %rax
	testl	%ebx, (%rax)
	je	LBB0_5
## %bb.4:
	leaq	L_.str.2(%rip), %rsi
	movq	%r12, %rdi
	callq	_dev_dbg
LBB0_5:
	movq	_PCIE_CORE_INT_RRPE@GOTPCREL(%rip), %rax
	testl	%ebx, (%rax)
	je	LBB0_7
## %bb.6:
	leaq	L_.str.3(%rip), %rsi
	movq	%r12, %rdi
	callq	_dev_dbg
LBB0_7:
	movq	_PCIE_CORE_INT_PRFO@GOTPCREL(%rip), %rax
	testl	%ebx, (%rax)
	je	LBB0_9
## %bb.8:
	leaq	L_.str.4(%rip), %rsi
	movq	%r12, %rdi
	callq	_dev_dbg
LBB0_9:
	movq	_PCIE_CORE_INT_CRFO@GOTPCREL(%rip), %rax
	testl	%ebx, (%rax)
	je	LBB0_11
## %bb.10:
	leaq	L_.str.5(%rip), %rsi
	movq	%r12, %rdi
	callq	_dev_dbg
LBB0_11:
	movq	_PCIE_CORE_INT_RT@GOTPCREL(%rip), %rax
	testl	%ebx, (%rax)
	je	LBB0_13
## %bb.12:
	leaq	L_.str.6(%rip), %rsi
	movq	%r12, %rdi
	callq	_dev_dbg
LBB0_13:
	movq	_PCIE_CORE_INT_RTR@GOTPCREL(%rip), %rax
	testl	%ebx, (%rax)
	je	LBB0_15
## %bb.14:
	leaq	L_.str.7(%rip), %rsi
	movq	%r12, %rdi
	callq	_dev_dbg
LBB0_15:
	movq	_PCIE_CORE_INT_PE@GOTPCREL(%rip), %rax
	testl	%ebx, (%rax)
	je	LBB0_17
## %bb.16:
	leaq	L_.str.8(%rip), %rsi
	movq	%r12, %rdi
	callq	_dev_dbg
LBB0_17:
	movq	_PCIE_CORE_INT_MTR@GOTPCREL(%rip), %rax
	testl	%ebx, (%rax)
	je	LBB0_19
## %bb.18:
	leaq	L_.str.9(%rip), %rsi
	movq	%r12, %rdi
	callq	_dev_dbg
LBB0_19:
	movq	_PCIE_CORE_INT_UCR@GOTPCREL(%rip), %rax
	testl	%ebx, (%rax)
	je	LBB0_21
## %bb.20:
	leaq	L_.str.9(%rip), %rsi
	movq	%r12, %rdi
	callq	_dev_dbg
LBB0_21:
	movq	_PCIE_CORE_INT_FCE@GOTPCREL(%rip), %rax
	testl	%ebx, (%rax)
	je	LBB0_23
## %bb.22:
	leaq	L_.str.10(%rip), %rsi
	movq	%r12, %rdi
	callq	_dev_dbg
LBB0_23:
	movq	_PCIE_CORE_INT_CT@GOTPCREL(%rip), %rax
	testl	%ebx, (%rax)
	je	LBB0_25
## %bb.24:
	leaq	L_.str.11(%rip), %rsi
	movq	%r12, %rdi
	callq	_dev_dbg
LBB0_25:
	movq	_PCIE_CORE_INT_UTC@GOTPCREL(%rip), %rax
	testl	%ebx, (%rax)
	je	LBB0_27
## %bb.26:
	leaq	L_.str.12(%rip), %rsi
	movq	%r12, %rdi
	callq	_dev_dbg
LBB0_27:
	movq	_PCIE_CORE_INT_MMVC@GOTPCREL(%rip), %rax
	testl	%ebx, (%rax)
	je	LBB0_29
## %bb.28:
	leaq	L_.str.13(%rip), %rsi
	movq	%r12, %rdi
	callq	_dev_dbg
LBB0_29:
	movq	_PCIE_CORE_INT_STATUS@GOTPCREL(%rip), %rax
	movl	(%rax), %edx
	movq	%r15, %rdi
	movl	%ebx, %esi
	callq	_rockchip_pcie_write
	movq	_PCIE_CLIENT_INT_STATUS@GOTPCREL(%rip), %rbx
	jmp	LBB0_32
LBB0_30:
	movq	_PCIE_CLIENT_INT_PHY@GOTPCREL(%rip), %rax
	testl	%r14d, (%rax)
	je	LBB0_32
## %bb.31:
	leaq	L_.str.14(%rip), %rsi
	movq	%r12, %rdi
	callq	_dev_dbg
	movq	%r15, %rdi
	callq	_rockchip_pcie_update_txcredit_mui
	movq	%r15, %rdi
	callq	_rockchip_pcie_clr_bw_int
LBB0_32:
	movl	(%r13), %esi
	andl	%r14d, %esi
	movl	(%rbx), %edx
	movq	%r15, %rdi
	callq	_rockchip_pcie_write
	movq	_IRQ_HANDLED@GOTPCREL(%rip), %rax
	movl	(%rax), %eax
	addq	$8, %rsp
	popq	%rbx
	popq	%r12
	popq	%r13
	popq	%r14
	popq	%r15
	popq	%rbp
	retq
	.cfi_endproc
                                        ## -- End function
	.comm	_PCIE_CLIENT_INT_STATUS,4,2     ## @PCIE_CLIENT_INT_STATUS
	.comm	_PCIE_CLIENT_INT_LOCAL,4,2      ## @PCIE_CLIENT_INT_LOCAL
	.section	__TEXT,__cstring,cstring_literals
L_.str:                                 ## @.str
	.asciz	"local interrupt received\n"

	.comm	_PCIE_CORE_INT_STATUS,4,2       ## @PCIE_CORE_INT_STATUS
	.comm	_PCIE_CORE_INT_PRFPE,4,2        ## @PCIE_CORE_INT_PRFPE
L_.str.1:                               ## @.str.1
	.asciz	"parity error detected while reading from the PNP receive FIFO RAM\n"

	.comm	_PCIE_CORE_INT_CRFPE,4,2        ## @PCIE_CORE_INT_CRFPE
L_.str.2:                               ## @.str.2
	.asciz	"parity error detected while reading from the Completion Receive FIFO RAM\n"

	.comm	_PCIE_CORE_INT_RRPE,4,2         ## @PCIE_CORE_INT_RRPE
L_.str.3:                               ## @.str.3
	.asciz	"parity error detected while reading from replay buffer RAM\n"

	.comm	_PCIE_CORE_INT_PRFO,4,2         ## @PCIE_CORE_INT_PRFO
L_.str.4:                               ## @.str.4
	.asciz	"overflow occurred in the PNP receive FIFO\n"

	.comm	_PCIE_CORE_INT_CRFO,4,2         ## @PCIE_CORE_INT_CRFO
L_.str.5:                               ## @.str.5
	.asciz	"overflow occurred in the completion receive FIFO\n"

	.comm	_PCIE_CORE_INT_RT,4,2           ## @PCIE_CORE_INT_RT
L_.str.6:                               ## @.str.6
	.asciz	"replay timer timed out\n"

	.comm	_PCIE_CORE_INT_RTR,4,2          ## @PCIE_CORE_INT_RTR
L_.str.7:                               ## @.str.7
	.asciz	"replay timer rolled over after 4 transmissions of the same TLP\n"

	.comm	_PCIE_CORE_INT_PE,4,2           ## @PCIE_CORE_INT_PE
L_.str.8:                               ## @.str.8
	.asciz	"phy error detected on receive side\n"

	.comm	_PCIE_CORE_INT_MTR,4,2          ## @PCIE_CORE_INT_MTR
L_.str.9:                               ## @.str.9
	.asciz	"malformed TLP received from the link\n"

	.comm	_PCIE_CORE_INT_UCR,4,2          ## @PCIE_CORE_INT_UCR
	.comm	_PCIE_CORE_INT_FCE,4,2          ## @PCIE_CORE_INT_FCE
L_.str.10:                              ## @.str.10
	.asciz	"an error was observed in the flow control advertisements from the other side\n"

	.comm	_PCIE_CORE_INT_CT,4,2           ## @PCIE_CORE_INT_CT
L_.str.11:                              ## @.str.11
	.asciz	"a request timed out waiting for completion\n"

	.comm	_PCIE_CORE_INT_UTC,4,2          ## @PCIE_CORE_INT_UTC
L_.str.12:                              ## @.str.12
	.asciz	"unmapped TC error\n"

	.comm	_PCIE_CORE_INT_MMVC,4,2         ## @PCIE_CORE_INT_MMVC
L_.str.13:                              ## @.str.13
	.asciz	"MSI mask register changes\n"

	.comm	_PCIE_CLIENT_INT_PHY,4,2        ## @PCIE_CLIENT_INT_PHY
L_.str.14:                              ## @.str.14
	.asciz	"phy link changes\n"

	.comm	_IRQ_HANDLED,4,2                ## @IRQ_HANDLED
	.no_dead_strip	_rockchip_pcie_subsys_irq_handler
.subsections_via_symbols

	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	2                               ; -- Begin function rockchip_pcie_subsys_irq_handler
_rockchip_pcie_subsys_irq_handler:      ; @rockchip_pcie_subsys_irq_handler
	.cfi_startproc
; %bb.0:
	stp	x26, x25, [sp, #-80]!           ; 16-byte Folded Spill
	.cfi_def_cfa_offset 80
	stp	x24, x23, [sp, #16]             ; 16-byte Folded Spill
	stp	x22, x21, [sp, #32]             ; 16-byte Folded Spill
	stp	x20, x19, [sp, #48]             ; 16-byte Folded Spill
	stp	x29, x30, [sp, #64]             ; 16-byte Folded Spill
	add	x29, sp, #64
	.cfi_def_cfa w29, 16
	.cfi_offset w30, -8
	.cfi_offset w29, -16
	.cfi_offset w19, -24
	.cfi_offset w20, -32
	.cfi_offset w21, -40
	.cfi_offset w22, -48
	.cfi_offset w23, -56
	.cfi_offset w24, -64
	.cfi_offset w25, -72
	.cfi_offset w26, -80
	mov	x19, x1
	ldr	x21, [x1]
Lloh0:
	adrp	x23, _PCIE_CLIENT_INT_STATUS@GOTPAGE
Lloh1:
	ldr	x23, [x23, _PCIE_CLIENT_INT_STATUS@GOTPAGEOFF]
	ldr	w1, [x23]
	mov	x0, x19
	bl	_rockchip_pcie_read
	mov	x20, x0
Lloh2:
	adrp	x24, _PCIE_CLIENT_INT_LOCAL@GOTPAGE
Lloh3:
	ldr	x24, [x24, _PCIE_CLIENT_INT_LOCAL@GOTPAGEOFF]
	ldr	w8, [x24]
	tst	w8, w0
	b.eq	LBB0_30
; %bb.1:
Lloh4:
	adrp	x1, l_.str@PAGE
Lloh5:
	add	x1, x1, l_.str@PAGEOFF
	mov	x0, x21
	bl	_dev_dbg
Lloh6:
	adrp	x25, _PCIE_CORE_INT_STATUS@GOTPAGE
Lloh7:
	ldr	x25, [x25, _PCIE_CORE_INT_STATUS@GOTPAGEOFF]
	ldr	w1, [x25]
	mov	x0, x19
	bl	_rockchip_pcie_read
	mov	x22, x0
Lloh8:
	adrp	x8, _PCIE_CORE_INT_PRFPE@GOTPAGE
Lloh9:
	ldr	x8, [x8, _PCIE_CORE_INT_PRFPE@GOTPAGEOFF]
Lloh10:
	ldr	w8, [x8]
	tst	w8, w0
	b.eq	LBB0_3
; %bb.2:
Lloh11:
	adrp	x1, l_.str.1@PAGE
Lloh12:
	add	x1, x1, l_.str.1@PAGEOFF
	mov	x0, x21
	bl	_dev_dbg
LBB0_3:
Lloh13:
	adrp	x8, _PCIE_CORE_INT_CRFPE@GOTPAGE
Lloh14:
	ldr	x8, [x8, _PCIE_CORE_INT_CRFPE@GOTPAGEOFF]
Lloh15:
	ldr	w8, [x8]
	tst	w8, w22
	b.eq	LBB0_5
; %bb.4:
Lloh16:
	adrp	x1, l_.str.2@PAGE
Lloh17:
	add	x1, x1, l_.str.2@PAGEOFF
	mov	x0, x21
	bl	_dev_dbg
LBB0_5:
Lloh18:
	adrp	x8, _PCIE_CORE_INT_RRPE@GOTPAGE
Lloh19:
	ldr	x8, [x8, _PCIE_CORE_INT_RRPE@GOTPAGEOFF]
Lloh20:
	ldr	w8, [x8]
	tst	w8, w22
	b.eq	LBB0_7
; %bb.6:
Lloh21:
	adrp	x1, l_.str.3@PAGE
Lloh22:
	add	x1, x1, l_.str.3@PAGEOFF
	mov	x0, x21
	bl	_dev_dbg
LBB0_7:
Lloh23:
	adrp	x8, _PCIE_CORE_INT_PRFO@GOTPAGE
Lloh24:
	ldr	x8, [x8, _PCIE_CORE_INT_PRFO@GOTPAGEOFF]
Lloh25:
	ldr	w8, [x8]
	tst	w8, w22
	b.eq	LBB0_9
; %bb.8:
Lloh26:
	adrp	x1, l_.str.4@PAGE
Lloh27:
	add	x1, x1, l_.str.4@PAGEOFF
	mov	x0, x21
	bl	_dev_dbg
LBB0_9:
Lloh28:
	adrp	x8, _PCIE_CORE_INT_CRFO@GOTPAGE
Lloh29:
	ldr	x8, [x8, _PCIE_CORE_INT_CRFO@GOTPAGEOFF]
Lloh30:
	ldr	w8, [x8]
	tst	w8, w22
	b.eq	LBB0_11
; %bb.10:
Lloh31:
	adrp	x1, l_.str.5@PAGE
Lloh32:
	add	x1, x1, l_.str.5@PAGEOFF
	mov	x0, x21
	bl	_dev_dbg
LBB0_11:
Lloh33:
	adrp	x8, _PCIE_CORE_INT_RT@GOTPAGE
Lloh34:
	ldr	x8, [x8, _PCIE_CORE_INT_RT@GOTPAGEOFF]
Lloh35:
	ldr	w8, [x8]
	tst	w8, w22
	b.eq	LBB0_13
; %bb.12:
Lloh36:
	adrp	x1, l_.str.6@PAGE
Lloh37:
	add	x1, x1, l_.str.6@PAGEOFF
	mov	x0, x21
	bl	_dev_dbg
LBB0_13:
Lloh38:
	adrp	x8, _PCIE_CORE_INT_RTR@GOTPAGE
Lloh39:
	ldr	x8, [x8, _PCIE_CORE_INT_RTR@GOTPAGEOFF]
Lloh40:
	ldr	w8, [x8]
	tst	w8, w22
	b.eq	LBB0_15
; %bb.14:
Lloh41:
	adrp	x1, l_.str.7@PAGE
Lloh42:
	add	x1, x1, l_.str.7@PAGEOFF
	mov	x0, x21
	bl	_dev_dbg
LBB0_15:
Lloh43:
	adrp	x8, _PCIE_CORE_INT_PE@GOTPAGE
Lloh44:
	ldr	x8, [x8, _PCIE_CORE_INT_PE@GOTPAGEOFF]
Lloh45:
	ldr	w8, [x8]
	tst	w8, w22
	b.eq	LBB0_17
; %bb.16:
Lloh46:
	adrp	x1, l_.str.8@PAGE
Lloh47:
	add	x1, x1, l_.str.8@PAGEOFF
	mov	x0, x21
	bl	_dev_dbg
LBB0_17:
Lloh48:
	adrp	x8, _PCIE_CORE_INT_MTR@GOTPAGE
Lloh49:
	ldr	x8, [x8, _PCIE_CORE_INT_MTR@GOTPAGEOFF]
Lloh50:
	ldr	w8, [x8]
	tst	w8, w22
	b.eq	LBB0_19
; %bb.18:
Lloh51:
	adrp	x1, l_.str.9@PAGE
Lloh52:
	add	x1, x1, l_.str.9@PAGEOFF
	mov	x0, x21
	bl	_dev_dbg
LBB0_19:
Lloh53:
	adrp	x8, _PCIE_CORE_INT_UCR@GOTPAGE
Lloh54:
	ldr	x8, [x8, _PCIE_CORE_INT_UCR@GOTPAGEOFF]
Lloh55:
	ldr	w8, [x8]
	tst	w8, w22
	b.eq	LBB0_21
; %bb.20:
Lloh56:
	adrp	x1, l_.str.9@PAGE
Lloh57:
	add	x1, x1, l_.str.9@PAGEOFF
	mov	x0, x21
	bl	_dev_dbg
LBB0_21:
Lloh58:
	adrp	x8, _PCIE_CORE_INT_FCE@GOTPAGE
Lloh59:
	ldr	x8, [x8, _PCIE_CORE_INT_FCE@GOTPAGEOFF]
Lloh60:
	ldr	w8, [x8]
	tst	w8, w22
	b.eq	LBB0_23
; %bb.22:
Lloh61:
	adrp	x1, l_.str.10@PAGE
Lloh62:
	add	x1, x1, l_.str.10@PAGEOFF
	mov	x0, x21
	bl	_dev_dbg
LBB0_23:
Lloh63:
	adrp	x8, _PCIE_CORE_INT_CT@GOTPAGE
Lloh64:
	ldr	x8, [x8, _PCIE_CORE_INT_CT@GOTPAGEOFF]
Lloh65:
	ldr	w8, [x8]
	tst	w8, w22
	b.eq	LBB0_25
; %bb.24:
Lloh66:
	adrp	x1, l_.str.11@PAGE
Lloh67:
	add	x1, x1, l_.str.11@PAGEOFF
	mov	x0, x21
	bl	_dev_dbg
LBB0_25:
Lloh68:
	adrp	x8, _PCIE_CORE_INT_UTC@GOTPAGE
Lloh69:
	ldr	x8, [x8, _PCIE_CORE_INT_UTC@GOTPAGEOFF]
Lloh70:
	ldr	w8, [x8]
	tst	w8, w22
	b.eq	LBB0_27
; %bb.26:
Lloh71:
	adrp	x1, l_.str.12@PAGE
Lloh72:
	add	x1, x1, l_.str.12@PAGEOFF
	mov	x0, x21
	bl	_dev_dbg
LBB0_27:
Lloh73:
	adrp	x8, _PCIE_CORE_INT_MMVC@GOTPAGE
Lloh74:
	ldr	x8, [x8, _PCIE_CORE_INT_MMVC@GOTPAGEOFF]
Lloh75:
	ldr	w8, [x8]
	tst	w8, w22
	b.eq	LBB0_29
; %bb.28:
Lloh76:
	adrp	x1, l_.str.13@PAGE
Lloh77:
	add	x1, x1, l_.str.13@PAGEOFF
	mov	x0, x21
	bl	_dev_dbg
LBB0_29:
	ldr	w2, [x25]
	mov	x0, x19
	mov	x1, x22
	bl	_rockchip_pcie_write
	b	LBB0_32
LBB0_30:
Lloh78:
	adrp	x8, _PCIE_CLIENT_INT_PHY@GOTPAGE
Lloh79:
	ldr	x8, [x8, _PCIE_CLIENT_INT_PHY@GOTPAGEOFF]
Lloh80:
	ldr	w8, [x8]
	tst	w8, w20
	b.eq	LBB0_32
; %bb.31:
Lloh81:
	adrp	x1, l_.str.14@PAGE
Lloh82:
	add	x1, x1, l_.str.14@PAGEOFF
	mov	x0, x21
	bl	_dev_dbg
	mov	x0, x19
	bl	_rockchip_pcie_update_txcredit_mui
	mov	x0, x19
	bl	_rockchip_pcie_clr_bw_int
LBB0_32:
	ldr	w8, [x24]
	and	w1, w8, w20
	ldr	w2, [x23]
	mov	x0, x19
	bl	_rockchip_pcie_write
Lloh83:
	adrp	x8, _IRQ_HANDLED@GOTPAGE
Lloh84:
	ldr	x8, [x8, _IRQ_HANDLED@GOTPAGEOFF]
Lloh85:
	ldr	w0, [x8]
	ldp	x29, x30, [sp, #64]             ; 16-byte Folded Reload
	ldp	x20, x19, [sp, #48]             ; 16-byte Folded Reload
	ldp	x22, x21, [sp, #32]             ; 16-byte Folded Reload
	ldp	x24, x23, [sp, #16]             ; 16-byte Folded Reload
	ldp	x26, x25, [sp], #80             ; 16-byte Folded Reload
	ret
	.loh AdrpLdrGot	Lloh2, Lloh3
	.loh AdrpLdrGot	Lloh0, Lloh1
	.loh AdrpLdrGotLdr	Lloh8, Lloh9, Lloh10
	.loh AdrpLdrGot	Lloh6, Lloh7
	.loh AdrpAdd	Lloh4, Lloh5
	.loh AdrpAdd	Lloh11, Lloh12
	.loh AdrpLdrGotLdr	Lloh13, Lloh14, Lloh15
	.loh AdrpAdd	Lloh16, Lloh17
	.loh AdrpLdrGotLdr	Lloh18, Lloh19, Lloh20
	.loh AdrpAdd	Lloh21, Lloh22
	.loh AdrpLdrGotLdr	Lloh23, Lloh24, Lloh25
	.loh AdrpAdd	Lloh26, Lloh27
	.loh AdrpLdrGotLdr	Lloh28, Lloh29, Lloh30
	.loh AdrpAdd	Lloh31, Lloh32
	.loh AdrpLdrGotLdr	Lloh33, Lloh34, Lloh35
	.loh AdrpAdd	Lloh36, Lloh37
	.loh AdrpLdrGotLdr	Lloh38, Lloh39, Lloh40
	.loh AdrpAdd	Lloh41, Lloh42
	.loh AdrpLdrGotLdr	Lloh43, Lloh44, Lloh45
	.loh AdrpAdd	Lloh46, Lloh47
	.loh AdrpLdrGotLdr	Lloh48, Lloh49, Lloh50
	.loh AdrpAdd	Lloh51, Lloh52
	.loh AdrpLdrGotLdr	Lloh53, Lloh54, Lloh55
	.loh AdrpAdd	Lloh56, Lloh57
	.loh AdrpLdrGotLdr	Lloh58, Lloh59, Lloh60
	.loh AdrpAdd	Lloh61, Lloh62
	.loh AdrpLdrGotLdr	Lloh63, Lloh64, Lloh65
	.loh AdrpAdd	Lloh66, Lloh67
	.loh AdrpLdrGotLdr	Lloh68, Lloh69, Lloh70
	.loh AdrpAdd	Lloh71, Lloh72
	.loh AdrpLdrGotLdr	Lloh73, Lloh74, Lloh75
	.loh AdrpAdd	Lloh76, Lloh77
	.loh AdrpLdrGotLdr	Lloh78, Lloh79, Lloh80
	.loh AdrpAdd	Lloh81, Lloh82
	.loh AdrpLdrGotLdr	Lloh83, Lloh84, Lloh85
	.cfi_endproc
                                        ; -- End function
	.comm	_PCIE_CLIENT_INT_STATUS,4,2     ; @PCIE_CLIENT_INT_STATUS
	.comm	_PCIE_CLIENT_INT_LOCAL,4,2      ; @PCIE_CLIENT_INT_LOCAL
	.section	__TEXT,__cstring,cstring_literals
l_.str:                                 ; @.str
	.asciz	"local interrupt received\n"

	.comm	_PCIE_CORE_INT_STATUS,4,2       ; @PCIE_CORE_INT_STATUS
	.comm	_PCIE_CORE_INT_PRFPE,4,2        ; @PCIE_CORE_INT_PRFPE
l_.str.1:                               ; @.str.1
	.asciz	"parity error detected while reading from the PNP receive FIFO RAM\n"

	.comm	_PCIE_CORE_INT_CRFPE,4,2        ; @PCIE_CORE_INT_CRFPE
l_.str.2:                               ; @.str.2
	.asciz	"parity error detected while reading from the Completion Receive FIFO RAM\n"

	.comm	_PCIE_CORE_INT_RRPE,4,2         ; @PCIE_CORE_INT_RRPE
l_.str.3:                               ; @.str.3
	.asciz	"parity error detected while reading from replay buffer RAM\n"

	.comm	_PCIE_CORE_INT_PRFO,4,2         ; @PCIE_CORE_INT_PRFO
l_.str.4:                               ; @.str.4
	.asciz	"overflow occurred in the PNP receive FIFO\n"

	.comm	_PCIE_CORE_INT_CRFO,4,2         ; @PCIE_CORE_INT_CRFO
l_.str.5:                               ; @.str.5
	.asciz	"overflow occurred in the completion receive FIFO\n"

	.comm	_PCIE_CORE_INT_RT,4,2           ; @PCIE_CORE_INT_RT
l_.str.6:                               ; @.str.6
	.asciz	"replay timer timed out\n"

	.comm	_PCIE_CORE_INT_RTR,4,2          ; @PCIE_CORE_INT_RTR
l_.str.7:                               ; @.str.7
	.asciz	"replay timer rolled over after 4 transmissions of the same TLP\n"

	.comm	_PCIE_CORE_INT_PE,4,2           ; @PCIE_CORE_INT_PE
l_.str.8:                               ; @.str.8
	.asciz	"phy error detected on receive side\n"

	.comm	_PCIE_CORE_INT_MTR,4,2          ; @PCIE_CORE_INT_MTR
l_.str.9:                               ; @.str.9
	.asciz	"malformed TLP received from the link\n"

	.comm	_PCIE_CORE_INT_UCR,4,2          ; @PCIE_CORE_INT_UCR
	.comm	_PCIE_CORE_INT_FCE,4,2          ; @PCIE_CORE_INT_FCE
l_.str.10:                              ; @.str.10
	.asciz	"an error was observed in the flow control advertisements from the other side\n"

	.comm	_PCIE_CORE_INT_CT,4,2           ; @PCIE_CORE_INT_CT
l_.str.11:                              ; @.str.11
	.asciz	"a request timed out waiting for completion\n"

	.comm	_PCIE_CORE_INT_UTC,4,2          ; @PCIE_CORE_INT_UTC
l_.str.12:                              ; @.str.12
	.asciz	"unmapped TC error\n"

	.comm	_PCIE_CORE_INT_MMVC,4,2         ; @PCIE_CORE_INT_MMVC
l_.str.13:                              ; @.str.13
	.asciz	"MSI mask register changes\n"

	.comm	_PCIE_CLIENT_INT_PHY,4,2        ; @PCIE_CLIENT_INT_PHY
l_.str.14:                              ; @.str.14
	.asciz	"phy link changes\n"

	.comm	_IRQ_HANDLED,4,2                ; @IRQ_HANDLED
	.no_dead_strip	_rockchip_pcie_subsys_irq_handler
.subsections_via_symbols
