	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	4, 0x90                         ## -- Begin function ath10k_pci_deinit_irq_legacy
_ath10k_pci_deinit_irq_legacy:          ## @ath10k_pci_deinit_irq_legacy
	.cfi_startproc
## %bb.0:
	pushq	%rbp
	.cfi_def_cfa_offset 16
	.cfi_offset %rbp, -16
	movq	%rsp, %rbp
	.cfi_def_cfa_register %rbp
	movq	_SOC_CORE_BASE_ADDRESS@GOTPCREL(%rip), %rax
	movq	_PCIE_INTR_ENABLE_ADDRESS@GOTPCREL(%rip), %rcx
	movq	(%rcx), %rsi
	addq	(%rax), %rsi
	xorl	%edx, %edx
	popq	%rbp
	jmp	_ath10k_pci_write32             ## TAILCALL
	.cfi_endproc
                                        ## -- End function
	.comm	_SOC_CORE_BASE_ADDRESS,8,3      ## @SOC_CORE_BASE_ADDRESS
	.comm	_PCIE_INTR_ENABLE_ADDRESS,8,3   ## @PCIE_INTR_ENABLE_ADDRESS
	.no_dead_strip	_ath10k_pci_deinit_irq_legacy
.subsections_via_symbols

	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	2                               ; -- Begin function ath10k_pci_deinit_irq_legacy
_ath10k_pci_deinit_irq_legacy:          ; @ath10k_pci_deinit_irq_legacy
	.cfi_startproc
; %bb.0:
Lloh0:
	adrp	x8, _SOC_CORE_BASE_ADDRESS@GOTPAGE
Lloh1:
	ldr	x8, [x8, _SOC_CORE_BASE_ADDRESS@GOTPAGEOFF]
Lloh2:
	adrp	x9, _PCIE_INTR_ENABLE_ADDRESS@GOTPAGE
Lloh3:
	ldr	x9, [x9, _PCIE_INTR_ENABLE_ADDRESS@GOTPAGEOFF]
Lloh4:
	ldr	x8, [x8]
Lloh5:
	ldr	x9, [x9]
	add	x1, x9, x8
	mov	w2, #0
	b	_ath10k_pci_write32
	.loh AdrpLdrGotLdr	Lloh2, Lloh3, Lloh5
	.loh AdrpLdrGotLdr	Lloh0, Lloh1, Lloh4
	.cfi_endproc
                                        ; -- End function
	.comm	_SOC_CORE_BASE_ADDRESS,8,3      ; @SOC_CORE_BASE_ADDRESS
	.comm	_PCIE_INTR_ENABLE_ADDRESS,8,3   ; @PCIE_INTR_ENABLE_ADDRESS
	.no_dead_strip	_ath10k_pci_deinit_irq_legacy
.subsections_via_symbols
