	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	4, 0x90                         ## -- Begin function oxnas_pcie_setup_hw
_oxnas_pcie_setup_hw:                   ## @oxnas_pcie_setup_hw
	.cfi_startproc
## %bb.0:
	pushq	%rbp
	.cfi_def_cfa_offset 16
	.cfi_offset %rbp, -16
	movq	%rsp, %rbp
	.cfi_def_cfa_register %rbp
	pushq	%rbx
	pushq	%rax
	.cfi_offset %rbx, -24
	movq	%rdi, %rbx
	movq	_IB_ADDR_XLATE_ENABLE@GOTPCREL(%rip), %rax
	movq	(%rax), %rdi
	addq	56(%rbx), %rdi
	movq	_ENABLE_IN_ADDR_TRANS@GOTPCREL(%rip), %rax
	movl	(%rax), %esi
	callq	_oxnas_register_clear_mask
	xorl	%eax, %eax
	callq	_wmb
	movq	_PCIE_IN0_MEM_ADDR@GOTPCREL(%rip), %rax
	movq	(%rax), %rsi
	addq	24(%rbx), %rsi
	movl	12(%rbx), %edi
	movl	48(%rbx), %edx
	callq	_regmap_write
	movq	_PCIE_IN0_MEM_LIMIT@GOTPCREL(%rip), %rax
	movq	(%rax), %rsi
	addq	24(%rbx), %rsi
	movl	12(%rbx), %edi
	movl	52(%rbx), %edx
	callq	_regmap_write
	movq	_PCIE_POM0_MEM_ADDR@GOTPCREL(%rip), %rax
	movq	(%rax), %rsi
	addq	24(%rbx), %rsi
	movl	12(%rbx), %edi
	movl	48(%rbx), %edx
	callq	_regmap_write
	movq	_PCIE_IN1_MEM_ADDR@GOTPCREL(%rip), %rax
	movq	(%rax), %rsi
	addq	24(%rbx), %rsi
	movl	12(%rbx), %edi
	movl	40(%rbx), %edx
	callq	_regmap_write
	movq	_PCIE_IN1_MEM_LIMIT@GOTPCREL(%rip), %rax
	movq	(%rax), %rsi
	addq	24(%rbx), %rsi
	movl	12(%rbx), %edi
	movl	44(%rbx), %edx
	callq	_regmap_write
	movq	_PCIE_POM1_MEM_ADDR@GOTPCREL(%rip), %rax
	movq	(%rax), %rsi
	addq	24(%rbx), %rsi
	movl	12(%rbx), %edi
	movl	40(%rbx), %edx
	callq	_regmap_write
	movq	_PCIE_IN_IO_ADDR@GOTPCREL(%rip), %rax
	movq	(%rax), %rsi
	addq	24(%rbx), %rsi
	movl	12(%rbx), %edi
	movl	36(%rbx), %edx
	callq	_regmap_write
	movq	_PCIE_IN_IO_LIMIT@GOTPCREL(%rip), %rax
	movq	(%rax), %rsi
	addq	24(%rbx), %rsi
	movl	12(%rbx), %edi
	movl	32(%rbx), %edx
	callq	_regmap_write
	movq	_PCIE_IN_CFG0_ADDR@GOTPCREL(%rip), %rax
	movq	(%rax), %rsi
	addq	24(%rbx), %rsi
	movl	12(%rbx), %edi
	movl	20(%rbx), %edx
	callq	_regmap_write
	movq	_PCIE_IN_CFG0_LIMIT@GOTPCREL(%rip), %rax
	movq	(%rax), %rsi
	addq	24(%rbx), %rsi
	movl	12(%rbx), %edi
	movl	16(%rbx), %edx
	callq	_regmap_write
	xorl	%eax, %eax
	callq	_wmb
	movl	8(%rbx), %esi
	movl	12(%rbx), %edi
	movq	_PCIE_OBTRANS@GOTPCREL(%rip), %rax
	movl	(%rax), %ecx
	movl	%ecx, %edx
	callq	_regmap_write_bits
	xorl	%eax, %eax
	callq	_wmb
	movq	_PCI_CONFIG_COMMAND_STATUS@GOTPCREL(%rip), %rax
	movq	(%rax), %rsi
	addq	(%rbx), %rsi
	movl	$7, %edi
	callq	_writel_relaxed
	xorl	%eax, %eax
	addq	$8, %rsp
	popq	%rbx
	popq	%rbp
	jmp	_wmb                            ## TAILCALL
	.cfi_endproc
                                        ## -- End function
	.comm	_IB_ADDR_XLATE_ENABLE,8,3       ## @IB_ADDR_XLATE_ENABLE
	.comm	_ENABLE_IN_ADDR_TRANS,4,2       ## @ENABLE_IN_ADDR_TRANS
	.comm	_PCIE_IN0_MEM_ADDR,8,3          ## @PCIE_IN0_MEM_ADDR
	.comm	_PCIE_IN0_MEM_LIMIT,8,3         ## @PCIE_IN0_MEM_LIMIT
	.comm	_PCIE_POM0_MEM_ADDR,8,3         ## @PCIE_POM0_MEM_ADDR
	.comm	_PCIE_IN1_MEM_ADDR,8,3          ## @PCIE_IN1_MEM_ADDR
	.comm	_PCIE_IN1_MEM_LIMIT,8,3         ## @PCIE_IN1_MEM_LIMIT
	.comm	_PCIE_POM1_MEM_ADDR,8,3         ## @PCIE_POM1_MEM_ADDR
	.comm	_PCIE_IN_IO_ADDR,8,3            ## @PCIE_IN_IO_ADDR
	.comm	_PCIE_IN_IO_LIMIT,8,3           ## @PCIE_IN_IO_LIMIT
	.comm	_PCIE_IN_CFG0_ADDR,8,3          ## @PCIE_IN_CFG0_ADDR
	.comm	_PCIE_IN_CFG0_LIMIT,8,3         ## @PCIE_IN_CFG0_LIMIT
	.comm	_PCIE_OBTRANS,4,2               ## @PCIE_OBTRANS
	.comm	_PCI_CONFIG_COMMAND_STATUS,8,3  ## @PCI_CONFIG_COMMAND_STATUS
	.no_dead_strip	_oxnas_pcie_setup_hw
.subsections_via_symbols

	.section	__TEXT,__text,regular,pure_instructions
	.build_version macos, 13, 0	sdk_version 13, 3
	.p2align	2                               ; -- Begin function oxnas_pcie_setup_hw
_oxnas_pcie_setup_hw:                   ; @oxnas_pcie_setup_hw
	.cfi_startproc
; %bb.0:
	stp	x20, x19, [sp, #-32]!           ; 16-byte Folded Spill
	.cfi_def_cfa_offset 32
	stp	x29, x30, [sp, #16]             ; 16-byte Folded Spill
	add	x29, sp, #16
	.cfi_def_cfa w29, 16
	.cfi_offset w30, -8
	.cfi_offset w29, -16
	.cfi_offset w19, -24
	.cfi_offset w20, -32
	mov	x19, x0
Lloh0:
	adrp	x8, _IB_ADDR_XLATE_ENABLE@GOTPAGE
Lloh1:
	ldr	x8, [x8, _IB_ADDR_XLATE_ENABLE@GOTPAGEOFF]
	ldr	x9, [x0, #56]
Lloh2:
	ldr	x8, [x8]
	add	x0, x8, x9
Lloh3:
	adrp	x8, _ENABLE_IN_ADDR_TRANS@GOTPAGE
Lloh4:
	ldr	x8, [x8, _ENABLE_IN_ADDR_TRANS@GOTPAGEOFF]
Lloh5:
	ldr	w1, [x8]
	bl	_oxnas_register_clear_mask
	bl	_wmb
	ldr	w0, [x19, #12]
	ldr	x8, [x19, #24]
Lloh6:
	adrp	x9, _PCIE_IN0_MEM_ADDR@GOTPAGE
Lloh7:
	ldr	x9, [x9, _PCIE_IN0_MEM_ADDR@GOTPAGEOFF]
Lloh8:
	ldr	x9, [x9]
	add	x1, x9, x8
	ldr	w2, [x19, #48]
	bl	_regmap_write
	ldr	w0, [x19, #12]
	ldr	x8, [x19, #24]
Lloh9:
	adrp	x9, _PCIE_IN0_MEM_LIMIT@GOTPAGE
Lloh10:
	ldr	x9, [x9, _PCIE_IN0_MEM_LIMIT@GOTPAGEOFF]
Lloh11:
	ldr	x9, [x9]
	add	x1, x9, x8
	ldr	w2, [x19, #52]
	bl	_regmap_write
	ldr	w0, [x19, #12]
	ldr	x8, [x19, #24]
Lloh12:
	adrp	x9, _PCIE_POM0_MEM_ADDR@GOTPAGE
Lloh13:
	ldr	x9, [x9, _PCIE_POM0_MEM_ADDR@GOTPAGEOFF]
Lloh14:
	ldr	x9, [x9]
	add	x1, x9, x8
	ldr	w2, [x19, #48]
	bl	_regmap_write
	ldr	w0, [x19, #12]
	ldr	x8, [x19, #24]
Lloh15:
	adrp	x9, _PCIE_IN1_MEM_ADDR@GOTPAGE
Lloh16:
	ldr	x9, [x9, _PCIE_IN1_MEM_ADDR@GOTPAGEOFF]
Lloh17:
	ldr	x9, [x9]
	add	x1, x9, x8
	ldr	w2, [x19, #40]
	bl	_regmap_write
	ldr	w0, [x19, #12]
	ldr	x8, [x19, #24]
Lloh18:
	adrp	x9, _PCIE_IN1_MEM_LIMIT@GOTPAGE
Lloh19:
	ldr	x9, [x9, _PCIE_IN1_MEM_LIMIT@GOTPAGEOFF]
Lloh20:
	ldr	x9, [x9]
	add	x1, x9, x8
	ldr	w2, [x19, #44]
	bl	_regmap_write
	ldr	w0, [x19, #12]
	ldr	x8, [x19, #24]
Lloh21:
	adrp	x9, _PCIE_POM1_MEM_ADDR@GOTPAGE
Lloh22:
	ldr	x9, [x9, _PCIE_POM1_MEM_ADDR@GOTPAGEOFF]
Lloh23:
	ldr	x9, [x9]
	add	x1, x9, x8
	ldr	w2, [x19, #40]
	bl	_regmap_write
	ldr	w0, [x19, #12]
	ldr	x8, [x19, #24]
Lloh24:
	adrp	x9, _PCIE_IN_IO_ADDR@GOTPAGE
Lloh25:
	ldr	x9, [x9, _PCIE_IN_IO_ADDR@GOTPAGEOFF]
Lloh26:
	ldr	x9, [x9]
	add	x1, x9, x8
	ldr	w2, [x19, #36]
	bl	_regmap_write
	ldr	w0, [x19, #12]
	ldr	x8, [x19, #24]
Lloh27:
	adrp	x9, _PCIE_IN_IO_LIMIT@GOTPAGE
Lloh28:
	ldr	x9, [x9, _PCIE_IN_IO_LIMIT@GOTPAGEOFF]
Lloh29:
	ldr	x9, [x9]
	add	x1, x9, x8
	ldr	w2, [x19, #32]
	bl	_regmap_write
	ldr	w0, [x19, #12]
	ldr	x8, [x19, #24]
Lloh30:
	adrp	x9, _PCIE_IN_CFG0_ADDR@GOTPAGE
Lloh31:
	ldr	x9, [x9, _PCIE_IN_CFG0_ADDR@GOTPAGEOFF]
Lloh32:
	ldr	x9, [x9]
	add	x1, x9, x8
	ldr	w2, [x19, #20]
	bl	_regmap_write
	ldr	x8, [x19, #24]
Lloh33:
	adrp	x9, _PCIE_IN_CFG0_LIMIT@GOTPAGE
Lloh34:
	ldr	x9, [x9, _PCIE_IN_CFG0_LIMIT@GOTPAGEOFF]
Lloh35:
	ldr	x9, [x9]
	add	x1, x9, x8
	ldp	w0, w2, [x19, #12]
	bl	_regmap_write
	bl	_wmb
	ldp	w1, w0, [x19, #8]
Lloh36:
	adrp	x8, _PCIE_OBTRANS@GOTPAGE
Lloh37:
	ldr	x8, [x8, _PCIE_OBTRANS@GOTPAGEOFF]
Lloh38:
	ldr	w2, [x8]
	mov	x3, x2
	bl	_regmap_write_bits
	bl	_wmb
	ldr	x8, [x19]
Lloh39:
	adrp	x9, _PCI_CONFIG_COMMAND_STATUS@GOTPAGE
Lloh40:
	ldr	x9, [x9, _PCI_CONFIG_COMMAND_STATUS@GOTPAGEOFF]
Lloh41:
	ldr	x9, [x9]
	add	x1, x9, x8
	mov	w0, #7
	bl	_writel_relaxed
	ldp	x29, x30, [sp, #16]             ; 16-byte Folded Reload
	ldp	x20, x19, [sp], #32             ; 16-byte Folded Reload
	b	_wmb
	.loh AdrpLdrGotLdr	Lloh39, Lloh40, Lloh41
	.loh AdrpLdrGotLdr	Lloh36, Lloh37, Lloh38
	.loh AdrpLdrGotLdr	Lloh33, Lloh34, Lloh35
	.loh AdrpLdrGotLdr	Lloh30, Lloh31, Lloh32
	.loh AdrpLdrGotLdr	Lloh27, Lloh28, Lloh29
	.loh AdrpLdrGotLdr	Lloh24, Lloh25, Lloh26
	.loh AdrpLdrGotLdr	Lloh21, Lloh22, Lloh23
	.loh AdrpLdrGotLdr	Lloh18, Lloh19, Lloh20
	.loh AdrpLdrGotLdr	Lloh15, Lloh16, Lloh17
	.loh AdrpLdrGotLdr	Lloh12, Lloh13, Lloh14
	.loh AdrpLdrGotLdr	Lloh9, Lloh10, Lloh11
	.loh AdrpLdrGotLdr	Lloh6, Lloh7, Lloh8
	.loh AdrpLdrGotLdr	Lloh3, Lloh4, Lloh5
	.loh AdrpLdrGotLdr	Lloh0, Lloh1, Lloh2
	.cfi_endproc
                                        ; -- End function
	.comm	_IB_ADDR_XLATE_ENABLE,8,3       ; @IB_ADDR_XLATE_ENABLE
	.comm	_ENABLE_IN_ADDR_TRANS,4,2       ; @ENABLE_IN_ADDR_TRANS
	.comm	_PCIE_IN0_MEM_ADDR,8,3          ; @PCIE_IN0_MEM_ADDR
	.comm	_PCIE_IN0_MEM_LIMIT,8,3         ; @PCIE_IN0_MEM_LIMIT
	.comm	_PCIE_POM0_MEM_ADDR,8,3         ; @PCIE_POM0_MEM_ADDR
	.comm	_PCIE_IN1_MEM_ADDR,8,3          ; @PCIE_IN1_MEM_ADDR
	.comm	_PCIE_IN1_MEM_LIMIT,8,3         ; @PCIE_IN1_MEM_LIMIT
	.comm	_PCIE_POM1_MEM_ADDR,8,3         ; @PCIE_POM1_MEM_ADDR
	.comm	_PCIE_IN_IO_ADDR,8,3            ; @PCIE_IN_IO_ADDR
	.comm	_PCIE_IN_IO_LIMIT,8,3           ; @PCIE_IN_IO_LIMIT
	.comm	_PCIE_IN_CFG0_ADDR,8,3          ; @PCIE_IN_CFG0_ADDR
	.comm	_PCIE_IN_CFG0_LIMIT,8,3         ; @PCIE_IN_CFG0_LIMIT
	.comm	_PCIE_OBTRANS,4,2               ; @PCIE_OBTRANS
	.comm	_PCI_CONFIG_COMMAND_STATUS,8,3  ; @PCI_CONFIG_COMMAND_STATUS
	.no_dead_strip	_oxnas_pcie_setup_hw
.subsections_via_symbols
